有人用Verilog-A 对PLL 进行 行为级建模吗？

macrohan

版上有人用Verilog-A 对 PLL 进行 行为级建模吗？
5 b/ m1 j8 R: i/ W& s  ]能否共同探讨一下。

masonchung

這個可能是做數位的人需要類比的PLL block才會用這種方式設計

" C8 A- {* o1 T7 j& ]$ Y; k  P或者是作Mixed-Mode IC的人也會這樣用

finster

如果你是使用HSPICE搭配Verilog-A來進行simulation的話,那你大概會用到很無力吧
6 Y6 p: Z- X/ h5 h7 L7 c) p; ~- U以前我曾試著用HSPICE搭配Verilog來作system的simulation,結果非常難用,而且simulation出來的結果只能看function而無法精確判斷其performance
( }8 D4 ^& Z) D7 A7 [) E# `再者,因為HSPICE和Verilog-A是兩套不同屬性的模擬軟體,均不是精通兩者的工程師,是不會輕易將兩種不同屬性的模擬電路合在一起作模擬的
% g) R: w3 c5 Y' a! m
若可以的話,我會建議你使用spectre來進行analog和digital兩者的simulation
因為spectre本身就可以執行HSPICE,同時又有內建的Verilog-A,故而在模擬數位和類比上較為方便些
我有一位同事在模擬delta sigma ADC時,就是部份用Verilog-A的數位電路,部份用analog circuit,他就沒有我之前遇到那麼多的難題
  f$ m: \" l9 {6 o# H) {5 y
最後,若要作PLL
我實在想不出為何需要用到Verilog-A
除非你是要作Digital-PLL(DPLL)
如果你己經推導過PLL本身的數學方程式,同時也了解各個子電路的功能的話
說實在的,大可直接使用HSPICE來進行simulation
0 L! n2 W. x8 g7 i4 V使用Verilog-A作模擬,即使function正確,依然還是要用HSPICE來作模擬,並調出其performance
我實在不建議用Verilog-A來對PLL作模擬

macrohan

谢谢finster 热心的回复 :-)

我是用spectre 结合verilog-A 做行为仿真的。
3 n( @0 t) @0 k( F% J如果PLL的模块全部用实际电路来仿真的话，比如做电压域的瞬态仿真，看VCO控制电压曲线来判断 PLL的锁定时间，仿真时间会长到你无法忍受的地步。但是如果用Verilog－A来替代部分模块，比如分频器，则可以大大的节省仿真时间。 所以我觉得用处还是蛮大的，至少对我而言。

之前根据环路的方程，可以用matlab来建模，考量环路的特性，后来我发现，matlab能实现的功能
% L, o. q* |5 a7 K& L完全可以利用verilog－A来实现。

' E8 u9 T$ T' ^[ 本帖最後由 macrohan 於 2007-6-11 09:08 AM 編輯 ]

finster

我補充一下我個人的經驗
HSPICE的模擬是採克希荷夫的節點方程式來作模擬,故而HSPICE的模擬是較接近實際元件特性
  F2 o( x: A9 r而Verilog-A是採語法模擬,它是將元件視為模組化,將一個小的子電路視為理想化的方式在做模擬
, r+ Z( O- @  V如D-FF,在Verilog-A則用簡單幾個字便可,不用考慮電壓變化,不用考慮noise問題,在Verilog-A中只有timing的參數,但HSPICE則需要考慮一個個元件,每個元件都會有不同的影響,在不同的電壓下會有不同的反應
4 {7 U" M" U" R所以,在結合Verilog-A與HSPICE的模擬時,Verilog-A的子電路要儘量視為理想化電路,同時,Verilog-A的子電路要儘量不在閉迴路裡
因為,一旦Verilog-A的電路是在迴路裡的analog電路,那它所產生出來的timing,voltage與loading均不是實際,而這些差異在閉迴路電路模擬裡將會影響整個performance
在用全HSPICE模擬與結合HSPICE和Verilog-A的模擬電路中,兩者就會有所差異,在閉迴路電路的模擬情況中會更為明顯
0 g9 \$ s. ^& V: Z- r4 ]在我們的作法裡,用全HSPICE的模擬會比用結合HSPICE和Verilog-A的模擬電路慢很多
- c# ~: m4 L# F1 ]7 T% y$ s0 V9 s而我們在系統整合模擬上,通常是將analog circuit寫成模組化,然後再寫成Verilog-A語法作整個系統的模擬

macrohan

呵呵，非常感谢finster这么热心的讨论！
8 X. `2 h0 W+ r- l( a  S  v嗯，你的看法我完全同意，Verilog-A的最大用处就是在系统级的仿真！

yuki

可以問一下, spectre 是那一家的EDA tool, 新手上路多包涵^^
  U" {! J  Y# u& E7 @; T: d9 M個人想用Verilog-A來模擬類比的部份, 利用Verilog來設計數位電路,
不知可以用什麼軟體來實現這種 co-sim呢?

microuser

我用过verilogA进行建模分析，使用verilogA只能进行 相域小信号分析，可以用来仿真滤波器的带宽 相位裕度 等。
kundert在candence的white paper中 介绍了使用pss+pnoise对PLL中的模块进行period steady state 分析后提取jitter参数，然后在利用verilogA对PLL中的模块进行仿真分析的方法，能够很快的仿真PLL的锁定过程，正在尝试中。
5 ^$ W; Q6 g& P  d' {! v6 A另外还有一个问题 求教一下： 各位通常是使用 什么仿真器进行PLL性能测试的，如何测量jitter，仿真的jitter有多大呢？
  h7 `! S4 X9 o/ y
[ 本帖最後由 microuser 於 2007-6-21 10:17 PM 編輯 ]

macrohan

Kundert 那篇文章里面用到两种方法对 PLL建模，一个是相位域模型，可以进行小信号AC仿真，得到相位裕度、带宽，噪声。 另外一个是时域模型，可以快速放真锁定过程，时域模型最大的优点是verilog-A模型可以和电路模块混合仿真，用任意一个模块替代其中的verilog-A模型，这样可以做到交叉验证；

microuser

楼上的回答很清晰，我的表达太混乱了！呵呵！
, A+ Y* B7 e& U6 Y+ b敢问macrohan 是否使用这两种方法进行仿真啊？
, Z) k! w( j: w在时域仿真中提取的jitter参数 都在什么数量级阿？

lsh0211

matlab一般用作系统级仿真，比如系统结构与参数的设计与仿真
verilog-A主要用作行为级仿真，如果比较熟悉verilog-A，并且在建立verilog-A model过程中把其他非理想效应都考虑进去，仿真结果与hspice的结果不会有太大的差别，难题就是对这些非理想效应的建模。因为是行为级仿真，其速度当然很快，因此一般用作前期的系统验证，方案比较。
) ?# b+ s* a  @7 J" ccadence ic tool提供 verilog-a和verilog-ams的model writer，比如你输入opamp的gain、BW、SR等参数，它会自动生成符合条件的verilog-a或verilog-ams代码。

lsh0211

matlab一般用作系統級仿真，比如系統結構與參數的設計與仿真
, F$ H( O+ m3 \- cverilog-A主要用作行為級仿真，如果比較熟悉verilog-A，並且在建立verilog-A model過程中把其他非理想效應都考慮進去，仿真結果與hspice的結果不會有太大的差別，難題就是對這些非理想效應的建模。因為是行為級仿真，其速 度當然很快，因此一般用作前期的系統驗證，方案比較。
cadence ic tool提供 verilog-a和verilog-ams的model writer，比如你輸入opamp的gain、BW、SR等參數，它會自動生成符合條件的verilog-a或verilog-ams代碼。

hujiaomianhao

我自己用VERILOG建了一个LL的模型，仿真速度很快，几US就锁定了，不过感觉她挺方便的，还可以对sigima－delta调制原理建模。

mybell

讨论非常热烈哈,正在学习verilog-A,迷茫中!

caikunming

我正在做PIPELINED ADC呢，导师说也要做SYSTERM LEVEL SIMULATION，正在学系呢

apiapia

感謝前面幾位大大的經驗分享
! @7 O- g$ J1 x9 U3 E
& e2 D( x& I$ v4 O2 C! _小弟學習中

wicky

回復 7# yuki
spectre是cadence出版的模擬軟體

wicky

好像討論verilog-A的人很少

fc3s007

verilogA跟matlab哪個好用阿?

spring30467

verilogA對驗證端好像是個好重要的軟體 慢慢有點感覺了