Hspice如何模擬fully differential OPA

sereniva

請問雙端輸入、雙端輸出的OP Amp該怎麼模擬呢？
8 U3 O5 I3 P" ?; C# P* q找了書來看，上面都只有單端的例子 = =
6 O, j% ?3 X5 F5 `1 t3 n4 T現在跑fully differential感覺問題非常多 @@

; e* K: m. j6 ?* u我是跑folded cascode(輸入端為PMOS)  netlist po在下一樓

0 T, d- x0 c$ Z' `1.
+ Y" A) A6 ]* l& `2 m5 k3 {9 X首先，問題在於差動輸入端的描述
我是考慮VCM相同，然後再灌入差動小訊號
. H+ x1 A8 |1 i2 O) t, m# F0 }
, q: k0 S7 D% n1 y*輸入端的描述
$ A! U  W+ o( D# F% r/ rvd 9 0 dc 0 ac 1
evd1 in1 8 9 0 0.5
evd2 in2 8 9 0 -0.5
" r$ d  U  K5 y* }0 Kvcm 8 0 dc 0

1 y# P# s& i; T" q% C7 I
這樣寫的話就是dc偏壓為0v，in1端 交流 0.5v，in2端 交流 -0.5v
不知道這樣來描述差動對的輸入端是否是正確的？


/ J! S6 B6 t5 U- |( h6 [1 `- j! D0 C

7 b) u# ]* G# M9 D2.求雙端輸出的gain

7 \( h. `% v0 ~& P- ]& h6 ~*讀取輸出端的描述
.print ac v(out1) v(out2) v(out1,out2)
" |4 w: w2 ], l7 C& ^6 s.probe ac v(out1) v(out2) v(out1,out2)
.print ac vdb(out1) vdb(out2) vdb(out1,out2)
9 V7 r; H# ^5 K6 z) L& H' q' A.probe ac vdb(out1) vdb(out2) vdb(out1,out2)
3 p, a# ^2 Y5 }0 n) M: G
4 S. _- i* ]7 U# `4 T. D5 C1 ?我看書上求gain都直接看v(out)，但是gain的定義不是 v(out)/v(in) 才對嗎？
真是非常困惑
# b: c+ ~$ d+ v$ ~0 p# q/ g4 X, [
還有我的電路明明是兩邊對稱的，但是out2端和out1端的電壓卻不是相同的值
這到底是為什麼阿？
9 N# `& @) ^4 [0 [7 H  ](我去看執行.op後所得的小訊號參數，電路的兩端也是對稱的)
(如果電路兩邊是對稱的，依照電子學差動觀念，應該gain只是差負號而已吧)

( Y- N% F9 y7 N( z  Z
. e) y1 K# V. @, N1 {) I/ ^8 V4 U5 B: ?再來就是想求CMRR，這應該先求得共模增益(Acm)吧？
這要怎麼求呢？



3.輸出阻抗 與 輸入電容
" J: ?  r& [- U請問輸出阻抗要怎麼求？
" a( P0 ]- l  ^5 y4 [單端的時候直接下 .tf v(out) vin
+ Y4 Q, s: k7 d$ x9 Q5 W但是雙端該怎麼寫？
+ R' q- c8 A' }7 F  w另外，如果我想看不同頻率下的輸出阻抗變化，又該怎麼下指令呢？

還有有辦法求得輸入電容嗎？(從input端看進來的等效電容)
因為我設計的是sensor readout電路
為了配合前一級，必須要讓輸入電容很小，才能讀得到sensor的值

- S1 q8 H- n# [/ H0 K8 P5 Y+ b
8 H+ j0 m) A4 n
/ v7 R9 z, P4 C( ]
$ o4 U2 Z- y& y$ c- m( ^+ b4.輸入共模範圍 與 輸出擺幅

, H5 h/ e) I3 M3 _3 N這個問題在書上找不到
0 f( e. [3 t6 [: n' ]是不是要自己看.op所得到那些vgs,vgd,vt值
然後再按照電子學所說一層cascode用掉一個overdrive voltage，再去加加減減？
4 @: \0 L  q, s! A! N1 o5 Zhspice有比較快的方法可以獲得這些資訊嗎？
9 |- L& ?6 v% k

: ?2 h: i* F7 E& `' ]6 O# @, }
& d3 [9 F& l, W+ |
; B/ h- |& p# y8 f7 n4 Z以上問題
0 Y3 ~6 ]+ y$ q2 X1 \; J$ H請您不吝賜教 感激不盡 <(_ _)>

sereniva

5.
最後想請問一個寫netlist的小問題
- \4 W/ r: G' ?$ w  ^0 ^在網路上看到一些例子，特別把mos寫成並聯好幾個
mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
這兩種寫法有什麼差別嗎？(模擬或layout上)
如果不用下面的寫法會有什麼缺點？

, o% W* z; @- p. Z
- F- y8 z& w, x( q6 R* a. l5 i7 d0 W3 w

附上小弟寫的folded cascode(輸入為PMOS) netlist:

folded
.global vdd vss

.option acout=0
# p3 S+ T; `) s" D
.option post=2
1 p; s" Z# c; T. L$ O: e6 V.option probe

.protect
; N; g! H6 x: _* E* [6 b.lib ./rf018.l tt
.unprotect
% f' E$ g6 l* y* H& c8 }# s7 {0 h' k
$ q% k1 J+ W! Emp1 1 in1   7 vdd pch l=0.35u w=30u
mp2 2 in2   7 vdd pch l=0.35u w=30u
mp3 5  5  vdd vdd pch l=0.35u w=15u
mp4 6  5  vdd vdd pch l=0.35u w=15u
mp5 out2  out2  5 vdd pch l=0.35u w=20u
mp6 out1  out2  6 vdd pch l=0.35u w=20u
mp7 7 b1 vdd vdd pch l=0.35u w=50u
) F% f2 V+ ~  o$ U1 a( nmn1 out2 b2 1 vss nch l=0.35u w=5u
mn2 out1 b2 2 vss nch l=0.35u w=5u
3 R1 u1 O8 h% S  B( R9 r5 Pmn3 1 b3 vss vss nch l=0.35u w=25u
8 l. R( P. |2 H6 n$ Lmn4 2 b3 vss vss nch l=0.35u w=25u

*輸入端的描述
8 H& z0 [2 m5 r6 Nvd 9 0 dc 0 ac 1
. V/ t) Y  B3 n$ m# Mevd1 in1 8 9 0 0.5
2 t0 b6 t# G) G" R* gevd2 in2 8 9 0 -0.5
vcm 8 0 dc 0
. x  G0 _1 `( ?6 Jvdd vdd 0 dc 3.3v
vss vss 0 dc -3.3v

0 k  [; o, z7 c' H3 k8 r6 k% }vb1 b1 0 2.4
vb2 b2 0 -1.2
vb3 b3 0 -2.4
3 U* i( K* j, |; [
8 i/ b) v+ j8 f0 f+ g.op
.ac dec 10 100 100g

*讀取輸出端的描述
9 w3 a, g# k6 L. Z, u/ w.print ac v(out1) v(out2) v(out1,out2)
.probe ac v(out1) v(out2) v(out1,out2)
.print ac vdb(out1) vdb(out2) vdb(out1,out2)
.probe ac vdb(out1) vdb(out2) vdb(out1,out2)
) N2 @# t! F' V
.end

semico_ljj

和单端输出的一样模拟!只是Gain是原来地一半而已

小美

GAIN是原來的一半？
可否請問一下這是什麼意思阿

rice019

Gain差兩倍
因為是你實際上Gain是看VOP-VON
差兩倍gain實際上也才差6dB左右
3 R' q7 M5 |  w  @所以都常都只看VOP/VIN大概是就是Gain大小

小緯仔

5.
最後想請問一個寫netlist的小問題
0 X7 Q: l+ n" H% ^# {在網路上看到一些例子，特別把mos寫成並聯好幾個
mp1 1 in1   7 vdd pch l=0.35u w=30u
" d# @: M4 t5 _5 jmp1 1 in1   7 vdd pch l=0.35u w=10u m=3
這兩種寫法有什麼差別嗎？(模擬或layout上)
/ U2 ?, {3 g8 B+ c, N======================================
+ [+ t0 l1 R# ~& x! R; j9 [/ I我絕得啦！雖然width感覺都相同
! k/ f! h# U8 m5 d' C' t4 H/ M7 _但是跑hspice時候可以看到他們應該在不同的pch裡
例如...pch.1   pch.2 所以裡面有些參數就不一樣
4 d; @' Q6 V  j( B0 M6 Y. i像是Vt~~或者mobility.....
! \; o# w3 N! H! }  a9 Y在layout上~~直觀來看 用第二種方式他在Gate上的寄生電阻比較小
" P+ f" U$ V5 @6 N' T
以上是小弟的淺見...

deltachen

謝謝大大的分享~知識因分享而壯大！

arichpanda

我也有類似的問題說，放到現在一直不知道為什麼?
3 Y" U& {5 c) n" w1 U  \希望能有高手大大來解答!!!

tekoman

mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
9 b5 ~. Z% h" ~, A1 u" u( w上面這兩個不同的地方是，MOS會操作在不同區域，在spice model可以看到，不同width和length，
可以劃分出許多操作區域，他的物理參數會不同。

s33421

再爬文 還好有看到大大有提早先問 得到答案了 謝謝!!

anita66

看到大大們這麼踴躍的回覆, 蠻多收穫的, 3Q~

semico_ljj

仿真单边电路就可以了！

angelwin

multiplier 一方面是由於參數設置時的問題，但更多的時候是考慮到後續匹配、寄生電阻的問題

bruan43

謝謝各位大大的分享~正好在研究類似的問題 ~ 感謝踴躍分享 !

semico_ljj

只要拿单边电路仿真就可以了！简单方便

king6288tw

1. 這樣共模+差模輸入的寫法沒有錯誤，電路是雙電源，共模設在中間點0V算合理。
+ v9 J" T# Z' `: Y- R2.小訊號輸入大小為 ac=1  所以gain=V(vout)/V(Vin) , Vin是1 所以省了 直接秀圖就可以知道增益。
. A+ u4 @( O  T+ {* ]6 ?/ b3.輸出電阻使用.tf 應該是直流訊號時的電阻。有沒有隨頻率變化這部分可能要看manual
4.Allen的書應該有。
5 C! m5 G4 X! _2 X7 {  r5.並聯與沒並聯影響到寄生電阻、寄生電容、layout時的mismatch，詳細可以看Razavi的書

hungda50310

收穫好大~~~
1 e2 Y7 }7 m3 g; b' Q謝謝分享XD~~

anita66

問題蠻細的,程度應該不錯,但回答的還是有些令人不解,感謝大大無私分享,3Q~