Hspice如何模擬fully differential OPA

sereniva

請問雙端輸入、雙端輸出的OP Amp該怎麼模擬呢？
找了書來看，上面都只有單端的例子 = =
現在跑fully differential感覺問題非常多 @@
6 d) l! a6 q2 M6 U
+ P+ C) `& A  _我是跑folded cascode(輸入端為PMOS)  netlist po在下一樓
' [$ ~! K( p0 \" i# a6 k+ a
1.
首先，問題在於差動輸入端的描述
8 J9 }1 f* p* r# b7 y5 U6 K' o+ b, m我是考慮VCM相同，然後再灌入差動小訊號
* }, q" m  M5 |1 `; l) ~
$ p$ `5 G. e% |3 ^1 R1 @3 w*輸入端的描述
+ n' N& J9 A9 v( I0 `vd 9 0 dc 0 ac 1
9 s5 O. |% E! A, zevd1 in1 8 9 0 0.5
/ {. \: C' z- }0 T2 ^evd2 in2 8 9 0 -0.5
, Q) w$ n. ?5 Q- u1 ]# dvcm 8 0 dc 0
* Z( o8 w4 C" f( h

, S- ^' O0 i) d, `$ O這樣寫的話就是dc偏壓為0v，in1端 交流 0.5v，in2端 交流 -0.5v
; C' C7 l' d' d$ e不知道這樣來描述差動對的輸入端是否是正確的？

( [: O  v+ Z6 E4 l% \

* P3 _/ N' t7 S( g
1 G8 D5 [4 z3 U; z9 w/ K2 h2.求雙端輸出的gain
8 M/ O; ^4 c3 t3 S5 j0 Q0 h* z
*讀取輸出端的描述
# F" l4 H4 H8 a* G( q6 h.print ac v(out1) v(out2) v(out1,out2)
.probe ac v(out1) v(out2) v(out1,out2)
.print ac vdb(out1) vdb(out2) vdb(out1,out2)
.probe ac vdb(out1) vdb(out2) vdb(out1,out2)

1 H- V. `- R- B3 L- K. D我看書上求gain都直接看v(out)，但是gain的定義不是 v(out)/v(in) 才對嗎？
2 ?$ T% i2 P; ~' S8 W! z! c% R- X真是非常困惑

4 R1 Q6 y: X' O$ {5 g' \還有我的電路明明是兩邊對稱的，但是out2端和out1端的電壓卻不是相同的值
這到底是為什麼阿？
(我去看執行.op後所得的小訊號參數，電路的兩端也是對稱的)
(如果電路兩邊是對稱的，依照電子學差動觀念，應該gain只是差負號而已吧)
- ~! M" L6 h, Q. ^+ [

再來就是想求CMRR，這應該先求得共模增益(Acm)吧？
0 E, a7 H" c9 [2 B& Y這要怎麼求呢？
  t7 n7 F7 e) b1 K, A8 N$ o, G$ M1 L
4 G1 d2 P; L4 J3 l8 C( G! y
9 X+ ?5 Q, s5 h" ]
' `' Q  t( D. h3.輸出阻抗 與 輸入電容
請問輸出阻抗要怎麼求？
! f  x4 @+ B0 m& \單端的時候直接下 .tf v(out) vin
但是雙端該怎麼寫？
/ w; @% ]  g7 ~9 a+ _另外，如果我想看不同頻率下的輸出阻抗變化，又該怎麼下指令呢？

還有有辦法求得輸入電容嗎？(從input端看進來的等效電容)
; }) P% G& Z8 I+ T( x" S; I" S# k: h因為我設計的是sensor readout電路
8 O: t: m5 Q# M  U: w7 [8 q( H! c為了配合前一級，必須要讓輸入電容很小，才能讀得到sensor的值
7 [$ G( m: O- e4 I  \



4.輸入共模範圍 與 輸出擺幅
! X# [) `  a5 ~4 Q
這個問題在書上找不到
是不是要自己看.op所得到那些vgs,vgd,vt值
然後再按照電子學所說一層cascode用掉一個overdrive voltage，再去加加減減？
hspice有比較快的方法可以獲得這些資訊嗎？
  l- Z# b0 x4 q9 l; s& R


3 K* o9 l! w' H1 i+ d# n3 F
7 R+ }7 d2 l' O3 ?  p, d/ W4 u以上問題
; a8 L0 S( m0 O( Y請您不吝賜教 感激不盡 <(_ _)>

sereniva

5.
最後想請問一個寫netlist的小問題
在網路上看到一些例子，特別把mos寫成並聯好幾個
mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
: A$ i+ b+ g6 o! c9 d; q這兩種寫法有什麼差別嗎？(模擬或layout上)
( e$ m: R2 @7 j3 N1 P5 b, U如果不用下面的寫法會有什麼缺點？
" `* y+ d  I  e4 X- p4 g0 ]) o& e
; h: J3 }7 v, G" |


附上小弟寫的folded cascode(輸入為PMOS) netlist:
1 F( k; |( l! f& H+ k2 f. N5 ^( H
folded
$ D  v4 T* U, S6 h. [# _8 I9 ].global vdd vss

.option acout=0

.option post=2
.option probe
$ K' T3 {6 S; o, e
.protect
6 m* f" g$ y4 ^* a7 g.lib ./rf018.l tt
.unprotect

' r$ v6 ^. \. O% @mp1 1 in1   7 vdd pch l=0.35u w=30u
) `% z5 ]4 [) I. t. C4 J, {6 ymp2 2 in2   7 vdd pch l=0.35u w=30u
% ~1 n& A1 Q7 t# c7 Qmp3 5  5  vdd vdd pch l=0.35u w=15u
" F% E% G6 s. [- Omp4 6  5  vdd vdd pch l=0.35u w=15u
4 @2 i8 b2 a2 imp5 out2  out2  5 vdd pch l=0.35u w=20u
mp6 out1  out2  6 vdd pch l=0.35u w=20u
6 b/ z% x; r6 T! Zmp7 7 b1 vdd vdd pch l=0.35u w=50u
mn1 out2 b2 1 vss nch l=0.35u w=5u
mn2 out1 b2 2 vss nch l=0.35u w=5u
mn3 1 b3 vss vss nch l=0.35u w=25u
  R; q2 t3 Y9 w# M) Zmn4 2 b3 vss vss nch l=0.35u w=25u
! d; `# B* z' `
*輸入端的描述
vd 9 0 dc 0 ac 1
evd1 in1 8 9 0 0.5
" C5 m2 l7 q( ]5 f1 \, }evd2 in2 8 9 0 -0.5
vcm 8 0 dc 0
vdd vdd 0 dc 3.3v
! ]* J% }) X( P' Z' ~1 {" U4 Pvss vss 0 dc -3.3v
5 ^+ Q: s, Y" ~( k" b0 K# L  X
) B9 h; T4 Q" Z; Z0 _. J7 s8 \- K0 \, bvb1 b1 0 2.4
vb2 b2 0 -1.2
0 F: R/ `. @8 n" @vb3 b3 0 -2.4
6 D2 _/ \$ Z/ e$ w' o$ K) g8 ]
, ]" P9 c: L% W5 n5 P; G.op
& {+ ^5 X! `; I9 i$ F; Q6 U! |.ac dec 10 100 100g
9 n6 O- T- j" z$ a1 Z
*讀取輸出端的描述
4 t8 z& J% g! A" K- u.print ac v(out1) v(out2) v(out1,out2)
3 r2 N  K( ~$ T1 P.probe ac v(out1) v(out2) v(out1,out2)
9 B4 @* [6 `. l.print ac vdb(out1) vdb(out2) vdb(out1,out2)
7 N* n8 E9 a. M& U( h1 ^.probe ac vdb(out1) vdb(out2) vdb(out1,out2)
5 ]  L9 E, [. z, J8 B# p
8 h  C1 U! w# v( m+ f.end

semico_ljj

和单端输出的一样模拟!只是Gain是原来地一半而已

小美

GAIN是原來的一半？
可否請問一下這是什麼意思阿

rice019

Gain差兩倍
因為是你實際上Gain是看VOP-VON
, d* ?4 J# Q0 t6 p, X3 G6 O) M差兩倍gain實際上也才差6dB左右
所以都常都只看VOP/VIN大概是就是Gain大小

小緯仔

5.
2 m! S( X5 z/ O/ Y" h4 k最後想請問一個寫netlist的小問題
, M3 s5 S/ h& V2 v1 o/ P在網路上看到一些例子，特別把mos寫成並聯好幾個
mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
這兩種寫法有什麼差別嗎？(模擬或layout上)
2 Z1 t: ^6 b) Z4 q4 G======================================
/ Y- o0 Q+ _% J5 e我絕得啦！雖然width感覺都相同
" l$ H% a1 M' }/ }1 j& O但是跑hspice時候可以看到他們應該在不同的pch裡
例如...pch.1   pch.2 所以裡面有些參數就不一樣
像是Vt~~或者mobility.....
在layout上~~直觀來看 用第二種方式他在Gate上的寄生電阻比較小
; G. s; }. A% Q: v8 u
以上是小弟的淺見...

deltachen

謝謝大大的分享~知識因分享而壯大！

arichpanda

我也有類似的問題說，放到現在一直不知道為什麼?
希望能有高手大大來解答!!!

tekoman

mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
上面這兩個不同的地方是，MOS會操作在不同區域，在spice model可以看到，不同width和length，
2 C' b( a( b; P; E可以劃分出許多操作區域，他的物理參數會不同。

s33421

再爬文 還好有看到大大有提早先問 得到答案了 謝謝!!

anita66

看到大大們這麼踴躍的回覆, 蠻多收穫的, 3Q~

semico_ljj

仿真单边电路就可以了！

angelwin

multiplier 一方面是由於參數設置時的問題，但更多的時候是考慮到後續匹配、寄生電阻的問題

bruan43

謝謝各位大大的分享~正好在研究類似的問題 ~ 感謝踴躍分享 !

semico_ljj

只要拿单边电路仿真就可以了！简单方便

king6288tw

1. 這樣共模+差模輸入的寫法沒有錯誤，電路是雙電源，共模設在中間點0V算合理。
2.小訊號輸入大小為 ac=1  所以gain=V(vout)/V(Vin) , Vin是1 所以省了 直接秀圖就可以知道增益。
  M9 g0 M" R6 x( k$ x, L5 S& n6 H3.輸出電阻使用.tf 應該是直流訊號時的電阻。有沒有隨頻率變化這部分可能要看manual
4.Allen的書應該有。
5 v$ U+ [4 D" a; H. _* b5.並聯與沒並聯影響到寄生電阻、寄生電容、layout時的mismatch，詳細可以看Razavi的書

hungda50310

收穫好大~~~
謝謝分享XD~~

anita66

問題蠻細的,程度應該不錯,但回答的還是有些令人不解,感謝大大無私分享,3Q~