|
■ 本書特色+ Y( _+ `$ Y# i% ~
- m4 w& e9 @" C3 A& n
1. 本書以SystemC來說明VLSI的新設計型式,並將JPEG編碼器為對象來解說SystemC的系統開發範例。
7 ]+ m0 p! C( o' ?, t2 k0 y2. 本書除了說明SystemC的程式語法外、也清楚的將模型描述方法、SystemC模擬驗證方式以及行為合成的使用方式,由淺入深的說明,使讀者更容易掌握現念。 4 R' _, E' T% b* O W+ }; h
1 Q$ L* ~( S! M7 x6 I" `: z
■ 內容簡介: k1 s/ S$ G2 m
2 a! Y" {3 g5 m' W) S
本書是使用SystemC來說明新式VLSI的設計方法,SystemC描述VLSI系統,是以單一模擬核心,高速驗證系統整體,此行為自動產生硬體之新設計型式,本書在說明SystemC的程式語法、模型的描述方式、SystemC的模擬驗證方法、行為合成的使用方法後,再以JPEG編碼器為對象來解說SystemC的系統開發範例,而本書內的JPEG設計範例是由東京大學大型積體系統設計教育研究中心、Cadence股份公司、Synopsys股份公司以及日本Motorola股份公司協力完成。適合對C++及VLSI設計有興趣的人士使用。' n g1 R3 o/ Y5 a' Z, f1 q
3 ], B% N5 C$ P. b5 |- \* C& R9 ]5 i/ N3 j% \8 |3 z/ J: |
2 w3 b5 H5 q6 h$ y8 D8 c/ v■ 目錄
; e/ `( n% M$ C
, X0 t* | Y' l @# M第1章 C語言設計概要
9 U* Q/ n) {5 U6 ~. `$ x0 }& P3 y1 v) q1.1 C語言設計普及的背景1-1( y! O9 H3 j2 v, z7 q: s
1.2 何謂C語言設計1-32 h% z) F E7 \. C: u5 Q0 n& y7 h
1.3 C語言設計的優點1-5
& }& }, m9 N7 ~( \. Z9 n7 l/ m; h+ q1.4 SystemC概要1-70 V {0 H% G$ S2 N, E# V$ q8 I
第2章 以例子概略說明
$ W5 W, p& F9 r- U( q2.1 顏色轉換電路概要2-1
R7 G. O; q$ O) u1 i* q4 X( X2.2 以C/C++描述運算法則2-2
9 U, Q) z: v3 ?. Y3 \5 j. q2.3 以SystemC描述UTF模型2-7
. Q6 \, U# X' S7 g% j2.4 UTF模型驗證2-143 O r5 q5 o8 d' z" ?
2.5 以SystemC描述BCA模型2-15( n$ s1 U* n7 L! ]$ O
2.6 BCA模型的驗證2-19& U u5 C# G$ ^
2.7 行為合成2-25
: l3 q( v/ v6 g& ^; Y% L2.8 RTL模型的驗證2-27
: g2 v& S: M* q% U0 A8 d第3章 SystemC語法
3 t5 ]: V" b8 d0 e% z7 D: {; I9 W' m3.1 模組/SC_MODULE3-1# B% _% o% g. x
3.2 埠,通道,事件3-43 b& }& u u3 A0 `+ U
3.2.1 訊號埠,訊號/sc_in,sc_inout,sc_out, sc_signal3-46 o7 D, \" w: o( q
3.2.2 FIFO埠,FIFO/sc_fifo_in,sc_fifo_out, sc_fifo3-8
) F; m( @& O; i* y8 S! J3.2.3 事件/sc_event3-11( |; Z' [( \# g. H7 d& O7 ?* B( h0 |
3.3 型式,運算子3-13. G) S2 c9 {, V; p7 s: U
3.4 行程/SC_THREAD,SC_CTHREAD, m6 D% o2 C" y# e
SC_METHOD3-16; d8 A1 T9 i4 c% |' U
3.5 範例3-22' y% @1 D$ i t
第4章 以SystemC描述電路
0 _5 V6 a2 G+ l8 @* a4 k, z4.1 模型的抽象描述方法4-1
# [3 o: p5 d! |7 w n Q- S' m4.1.1 UTF(無計時函數)階層4-2- v) P7 E y1 Y c
4.1.2 TF(計時函數)階層4-54 B. x6 k& E- v1 x2 w4 r
4.1.3 BCA(匯流排循環準確)階層4-65 ^+ m$ X: g1 {/ J4 R1 I
4.1.4 CA(循環準確)階層4-9
# Z$ ?( |3 |$ t) e6 H0 X4.2 微分濾波器的電路描述4-11" `9 J% E: K: a: E+ S
4.2.1 微分濾波器概要4-11
2 P- W9 L3 L" ]1 d& o; }7 T4.2.2 SystemC模型的濾波器結構4-133 q) ^! I2 K: k, [$ _# U! [. h
4.2.3 UTF描述4-14
/ ~( U9 H, h1 J0 K1 M7 ?7 V* @4.2.4 TF描述4-17; Q- M1 v( ]9 K `7 ^
4.2.5 BCA描述4-190 J6 f- J5 G3 C8 ^" i% H3 F7 a5 [
4.2.6 CA描述4-23& `, c z7 \* C; M/ c3 s2 W5 C
4.2.7 階層描述4-29
( a1 Z0 R2 f. t0 W: M, Z3 `第5章 驗 證) Q: U0 v% z4 P; q) u; Y! C
5.1 SystemC主要函數的描述方法5-1
* d/ t9 f+ `9 N# k8 s% Q! S9 q2 g5.1.1 SystemC主要函數/sc_main()5-1. H2 I( Y6 ]8 U
5.1.2 時間精度設定/ sc_set_time_resolution()5-3
( [, B) {$ q" h5.1.3 時間單位設定/sc_set_default_time_unit()5-4
8 j6 u! a+ ?2 P; J* B) P5.1.4 時脈宣告/sc_clock()5-4
; I* a& j; e# Z5.1.5 軌跡/sc_trace()5-5
( U; a5 q- x6 e; _" T3 j7 V5.1.6 模擬控制/sc_start(),sc_stop()5-5
0 D( z2 S9 y2 f$ w" |5.1.7 模擬時間/sc_time_stamp(),sc_simulation_time()5-6! m: I. O+ l6 @) b2 \1 d; _- |3 o
5.2 模擬順序5-7
$ f3 y4 D/ h: ?& K第6章 行為合成
% Y9 V8 q! v9 G, H8 E/ S6.1 行為合成概要6-14 F7 Y( O+ A. S. x
6.1.1 何謂行為合成6-1
3 D* W7 w9 ~/ O$ [1 R% G3 V9 m. T: D6.1.2 邏輯合成和行為合成的差異6-2
1 k: f+ G8 y3 Q/ b6.1.3 行為合成的優點6-41 [7 ? G$ j& c% S* H
6.2 行為合成的處理內容6-7
7 `2 E8 m, t; c+ V' a6.2.1 輸出入關係6-74 x+ i2 h% |4 o y \7 Y3 N$ J2 Q q
6.2.2 行為合成可能的描述6-8
. _$ k! C3 W' K* m. {/ u( G. u6.2.3 輸出RTL結構6-10
0 m! k$ T& \0 p% m0 F' d2 T6.2.4 行為合成中進行事項6-112 i: |8 P" i6 r' H5 P6 l( i
6.3 使用行為合成的設計流程6-15
' D: r2 p _1 N8 b# \4 b) Y6.3.1 硬體規格的決定6-15; `5 ?0 j! M Q4 W- I
6.3.2 行為合成可能模型的描述6-16, b8 F9 h8 k8 {
6.3.3 測試環境形成╱行為合成前驗證6-178 m+ p7 ^- l' {6 r6 V) g* ~
6.3.4 進行行為合成6-17
8 ]; Q; c. N; B" }! h6.3.5 行為合成後驗證6-17% ^4 A: A% W" E3 [9 ~
6.4 如何使行為合成成功6-18
9 x- a! k+ [% u7 r& u3 C3 [3 y第7章 JPEG Codec的設計
& f& }( e* Z. p5 f( d1 H7.1 JPEG概要7-1
J; ]% k6 q3 e8 Y8 J7.1.1 何謂JPEG7-13 F O5 H- F& H/ I
7.1.2 JPEG基本方式7-3
3 q3 G* O' p% q- _; p) i: A7.1.3 編碼,解碼例子7-47 O0 c/ z3 Z- {' I1 j' u/ w; c
7.1.4 DCT/逆DCT7-5
! n- P$ {& N, T5 V7.1.5 數位化╱反數位化7-74 q1 n+ l6 z7 G. |9 n$ x, d
7.1.6 熵編碼╱熵解碼7-82 D) _ o% n1 {8 s& Z
7.2 運算法則描述7-10
* M) O7 Y1 a) m9 A; T7.2.1 IJG的JPEG編碼解碼器7-10
/ P& n9 B5 m4 V: J) U7.2.2 JPEG編碼程式概要7-11
& R3 w" x+ p9 H7.2.3 函數構成和資料結構7-14+ Q: A1 G- D0 N) n, B
7.2.4 源程式的說明7-16
$ C4 c( h5 _5 n% @7.2.5 DCT運算法則最佳化7-20
& V# G& C; X4 u* D5 S( z7.3 SystemC描述7-27. H5 N1 |: _0 x& w& C
7.3.1 模型構成7-27" O+ v) _5 k: j2 ]
7.3.2 檔案結構7-29
& X/ B4 r+ {! O% v7.3.3 源程式說明7-30
b" X8 `. _/ J1 f1 T/ F# P7.4 驗 證7-40$ B5 ^" E' [) w! m; j. L9 i
7.5 行為合成7-41
0 G) u3 @8 w( y) \& m# A7.6 FPGA操作確認7-425 Y' T) K/ ^+ n3 c5 c' B6 ?1 v
7.6.1 設計流程7-42
- ^$ H8 \! q4 t5 I! |) r7.6.2 RTL驗證7-430 n* n5 l# c% x5 h$ U; Z. Y
7.6.3 邏輯合成結果7-447 U: `6 m( o$ R9 U& A" x- r
7.6.4 佈局連線結果7-46+ T9 w3 y3 R) m3 B5 R
7.6.5 FPGA架構,操作確認7-47
9 j) C$ z6 u3 X: A% K附 錄( n3 b+ Z" Z6 r! X2 _
參考書目
p4 |. W5 a2 ?3 O0 V, M/ T) ?* D# P" v索 引 |
|