|
我也是碰到這類SPI的問題~
: y! C9 a A6 J" s. c3 C, [5 A- G- s
% m0 a6 ?, A5 O4 k/ U架構: CPU ---A/D bus---> CPLD ---SPI---> SLIC(FXS IC)
( _& _) }) T8 I7 G3 K% l" r% zFW不願再傳輸時透過A/D bus製造SPI_CLK
0 m8 U" A; l% n9 q" G8 o(以便Data in與out使用,就是設SPI_CLK & SPI_Din在同一個REG,如REG1(4), REG1(5)..)
* b7 g* | {0 q+ H1 N) Y) l( ?
" w, w6 l- A/ o8 h, C+ d7 ~1 S問題來了~ FW只想放一個8 bits的Data, 叫我試著轉成Serial進去SLIC (OMG~~)
& R: ?: @; h+ y/ @& c; H; v- |$ y$ @
1.以前是FW產生CLK,我知道IC的SPI一個週期是122ns (8.196.......MHz), x% I ]. c! k- Z8 f- r
此頻率如何產生??
. h# K- U' c9 d2 t V
8 k1 p' u, P# a0 } |* Q2 A* T. o- ^2.可以提供SPI 相關的程式碼嗎? (原PO的"VHDL"連結被管理者管制,我看不到~~) |
|