|
我也是碰到這類SPI的問題~
3 d9 w/ L4 P0 v" N" h6 I8 ]$ G/ `9 G# S3 `4 m. x2 M6 {
架構: CPU ---A/D bus---> CPLD ---SPI---> SLIC(FXS IC)1 F! p; P2 y& q0 ]' B1 T7 a% o; u
FW不願再傳輸時透過A/D bus製造SPI_CLK+ |1 u" \6 M8 n
(以便Data in與out使用,就是設SPI_CLK & SPI_Din在同一個REG,如REG1(4), REG1(5)..)9 _6 k9 j( U8 D* h7 g9 A
4 G( p; b5 d7 W ~7 n- e問題來了~ FW只想放一個8 bits的Data, 叫我試著轉成Serial進去SLIC (OMG~~)9 I# K3 Z' O( B) Q9 y
, N. k( t) E( F: z/ L2 e/ v, }1.以前是FW產生CLK,我知道IC的SPI一個週期是122ns (8.196.......MHz); o0 Z, t% O o/ `* C& y! Y
此頻率如何產生??
' R' _5 f9 P( ^: S) [
0 c& q( s% u. ^, i- R) ~) |2.可以提供SPI 相關的程式碼嗎? (原PO的"VHDL"連結被管理者管制,我看不到~~) |
|