|
我個人覺得Alter跟Xilinx真的有很大的差別. ! W: g7 p" z ?, t2 ]0 T j$ [
" v8 V, b; U& {( G& E I! e在早個好幾年其實都是4 input LUT, 後來為了加速運算速度在LC (logic cell或者也可以稱為logic element LE)中加入了可以將LC運算結果直接接出入的特別routining用的線路, 一直到這邊其實二家的FPGA應該都沒差太多.
% {. P7 S; l2 d3 Q1 J1 g0 @9 n8 ?7 _. g
不過看看最近的Virtex-5跟Stratix-III的架構, 其實真的幾乎不太一樣了. 就以Virtex-5 6-input LUT跟Stratix-III ALM架構就可以筆戰好久了. 有一個最會令人筆戰的問題是, 到底是誰的FPGA的容量比較大? 是Stratix-III的EP2SL340還是Virtex-5的XC5VLX330?
/ `- n" H$ K5 K3 S) N
% k V4 y! d+ d# g9 C& O/ P至於有關你所講的clock tree的問題, 在FPGA內因為IC是預先做好的, 所以clock tree也是預先"長"好的, 在有限的資源下當然不可能預先長了一大堆clock tree, 所以clock tree分為global clock tree跟local clock tree, 階層式的clock tree長法使得FPGA在處理global clock時更有彈性.
0 p0 X; x: @: H& L b一般而言, 只要是設計時使用了global clock tree的resource時, 都不會有因為clock而產生的skew問題, 因為logic而產生的clock本來就屬於RTL design問題, 只要是設計上夠嚴謹的話, Quartus-II跟ISE都可以做的很好的. # D3 z* f1 S6 T% N: s2 `' Y/ ^
至於這些有限的clock tree有沒有可能因為不同的Application而用爆了....我只能說至少目前為止我在這二家的FPGA都沒遇到過...7 Y* \8 \3 l/ N% N' D6 X' h6 L C8 Y
* f4 B2 P! F2 Y9 x0 U( F/ i" k6 S Y/ \9 j' B: ]/ e
以上是個人一點點的淺見
: c* k6 t: p& B8 K. }) \9 k9 s, W" q% V/ P3 }
[ 本帖最後由 tommywgt 於 2007-1-18 02:17 PM 編輯 ] |
評分
-
查看全部評分
|