一些Layout的問題

okfunny

关于 double guardring,我们的画法是 ntype ring 靠近噪声源
( K+ R8 e7 u  j: P& \5 w就是说 如果包的是噪声源的话,ntype ring 在里面,如果是为了防止别的噪声干扰的话,ntype ring包在外面

wendyamy8570

非常感謝大大的分享
, k( B- ?0 }0 b非常感謝大大的分享
4 M  \9 [+ t3 A: |0 E) y非常感謝大大的分享

semico_ljj

原帖由 finster 於 2007-9-6 10:31 PM 發表
0 \- V) {6 y/ ^. E' i我是在一篇paper中看到的,不過這篇paper不知被我放在那裡了
另外,你所引用的教課書的公式應是Razavi那本"Design of Analog CMOS Integrated Circuits"中第13章的吧
/ S( D" V& ^! O! C9 y書上是先決定BJT的顆數比,然後再求出相對應的電阻 ...

& g$ i4 g/ T0 F& x* ~( m: i
0 Y- u, f8 m) Y( L2 z好像实际确实如此！谢谢！ ……………………………………

laker１０１

非常感謝大大的分享
  e- T; c7 i6 H& \2 V非常感謝大大的分享
非常感謝大大的分享
& A. S' z1 \' k9 L, @9 U. |常感謝大大的分享
非常感謝大大的分享
非常感謝大大的分享

lethalkiss1

1    普通的logic电路影响不大，  不过一些高频信号， 一些delay电路等的还是尽量避免
( |9 h- l( N+ o1 @2 K
1 Y9 E3 A& Q5 U- D9 A- Q2    guard ring 最有效果的是p + guard ring，  但是一定一定一定要接到干净的gnd！！！， 这样才能吸收掉noise。  2种都画的话，比只要p+ 好一点点。
: L4 a4 x/ l/ o' B( S0 [8 A* r/ C
2 b1 v5 I1 y% \% Y; e; V# h3  这个是为了匹配这样设计的，一般都是设计成1：8    ，1：24 。

gyamwoo

最近在做ｐｌｌ的電路。類比數位都會用到。
) j- j& Y6 C& ~1 c  w) H各位都好利害啊，每個回文都有參考價值呢∼∼

kstcandy

剛好要瞭解這方面的資訊，正好做來參考...

" Z2 z+ F4 L; u1 B/ R謝謝分享...

091234567

非常感謝大大分享~
7 z2 ]5 G. s* y) O( ?0 o. A1 X非常感謝大大分享~
) c9 _- K+ o( U非常感謝大大分享~

lnxmj

2：pring 接地收集空穴，nring接高电位收集电子，二者纵向结深越深越好；多子ring是为了让sub电位不被拉高或拉低，少子ring收集电子或空穴

段睿閩@FB

謝謝各位前輩的經驗分享

alfie.chuang

1
+ M: r: d+ p+ @$ f怕千擾
可以事先詢問rd care的地方，避免跨過即可
4 Z( I  C7 J2 X8 w, _- W% P3 C' Z, A2
$ w. r+ Q( q6 W9 t- v$ R依pnmos來決定第一圈及第二圈ring
6 m3 `- O4 i" ]" b! d/ h+ f4 @3
我也是畫9官格

188

非常感謝大大的分享
$ N  N- X0 i' \: w( h; u非常感謝大大的分享
! T  q  r2 S/ n) M# Q非常感謝大大的分享