請教有關調folding_cascode 放大器的訣竅

BOGY

對於opa的設計架構感覺遇到了頻頸，
2 M9 Y" `" r- Y1 r% @9 G希望大大分享的這篇可以爲我解答疑惑

BOGY

當input pair size 加大時有時候模擬上會見到 input pair的MOS變成CUTOFF
8 o6 S/ S: }) S2 Q0 O1 G- l+ h3 I# ]9 J8 m- m7 Q這時可以將substrate改接至SOURCE端減少BODY EFFECT.+ ?& }. W3
! |+ A0 D5 J2 H, ?* ^* x
! B1 t5 w& z0 r0 p. W4 B9 l3 d--------------------------------------------------------------
/ J" G; T& x3 j0 i小弟有一個疑問，我們都知道製程越小各種效應的影響也隨之越來越大
如同樓上那位大大所說，為了要減小BODY EFFECT的影響我們可以將substrate改接至SOURCE端，
可是以LAYOUT的方面來看，ㄧ般來說我們以guard ring 接至電源端然後圍繞電路一圈以求電路受雜訊影響減小。

; r2 I$ i2 x# `2 D6 L那麼當我們把bulk端接到source端之後，我們要以哪一種方法取代guard ring？
還有就是任何一種電路架構的改變有好有壞，那麼我們把substrate接至SOURCE端又有什麼樣的壞處？
* w4 I+ \4 h# h- V/ I+ k3 A2 i
小弟實力不夠，希望各位板大爲我解惑。
私心希望能提供相關PAPER或是資訊給我。
; p) r$ k+ \$ P9 H* @' G! r1 o! r跪求感謝...)

585123yun

看大家的讨论，颇有受益！
对学习设计的人来说，很有用
, e; {, R9 F2 g, f2 s; ^, E' S0 S/ ]9 V谢谢大家！学习中

li202

substrate接至SOURCE之後，guard ring要單獨圍起來，避免其他substrate的影響
5 d6 S' [8 x9 A2 j這種做法缺點是單顆MOS的面積變大了，在寸土寸金的chip中，很難容忍每顆MOS都這樣做

suplioooo

謝謝大家的討論和分享，學習了。下載paper來看看。。
# y) a8 `' \9 R# j2 t看來65nm的到60dB還是挺有難度。

stanleyy

老兄能把管子的状态都发上来看看么？因为各个管子的状态都看不太清楚，所以不好妄下结论了

a5858128

你可以再加一級P load
gain 就會再上去一點
' w. w+ W  W$ P. |這個架構大概可以到70dB左右
可以翻razavi Op那章~
5 b* i/ m5 b* h5 Q% p裡面有完整的電路
感謝大大們的分享~~~~~~~~~~~~~~`

gufei99

新手 第一次来看这样的论坛，以前都是自己看书的 ，来学习一下 呵呵

pipemario

最近在工作上遇到需要設計OP的場合，才發現OP雖小，但是所需要考慮的地方還真不少。
. M' U1 c( Q$ I- b2 Q* t2 t; T感謝大大的無私分享，讓大家的設計技巧更上一層!!!

藍色趴趴熊

大部份都是在設定上會出問題，之前我也有自己調看看，但是都不理想，先看看大大分部之paper看看好了...
, l7 c/ ]$ C! q" Z8 Q多謝大大分享~~~

gdhp79

有資料可以參考嗎?
感謝大大們的分享~~~~~~

linux_java

請教有關調folding_cascode 放大器的訣竅請教有關調folding_cascode 放大器的訣竅

ronnie710409

最近也在研究OP怎麼設計, 不過還沒什麼概念, bias也不知道怎麼設, 希望看了前輩的paper對我有幫助, 謝謝!

semico_ljj

为什么看不到图，单看文字看着好累！
6 y% |( D# m$ x* i9 m3 x
9 h- U" F! o, b- a2 Y. A( l; W$ K) U4 B[ 本帖最後由 semico_ljj 於 2009-7-21 11:28 AM 編輯 ]

蘇建誌

thank you for sharing this material

leaf1989

各位大大~我的OP是two-stage的架構~而我去量測low voltage bandgap的PSRR出來的頻寬很低。
我想請問一下PSRR跟OP的GAIN是最主要的影響嗎?還有什麼也是影響的因素呢?
2 g6 ^2 L- G4 i7 w來去看看大大給的PAPR...謝謝囉!

ychchip

1. 看大家蠻踴躍在討論, 確實已發揮'社群'之功用.
2. 我同意, analog ic design indeed needs some experience.

stevenbest

多看看PAPER是有益無害的
2 C! |: }* l. F6 v% ]; T" ^" o1 k1 N尤其在做analog這一塊

sereniva

小弟目前正在練習設計folded cascode opa
: {& o3 [) B2 u) q這個討論串令我受益良多呀

ashura

fold-cascode的opa真的不容易設計的好
2 B0 P1 i0 c( c來這裡跟各位前輩學習如何設計
謝謝大家的指教