請教有關調folding_cascode 放大器的訣竅

BOGY

對於opa的設計架構感覺遇到了頻頸，
希望大大分享的這篇可以爲我解答疑惑

BOGY

當input pair size 加大時有時候模擬上會見到 input pair的MOS變成CUTOFF
9 r5 T% y$ W& ?) k5 I% ]7 S  s0 O1 G- l+ h3 I# ]9 J8 m- m7 Q這時可以將substrate改接至SOURCE端減少BODY EFFECT.+ ?& }. W3
! g7 W, v/ v: \4 _% o- v0 c
--------------------------------------------------------------
# d& ^/ `9 X4 r# Y% r. `7 K小弟有一個疑問，我們都知道製程越小各種效應的影響也隨之越來越大
5 B7 A5 _7 P2 [+ Q如同樓上那位大大所說，為了要減小BODY EFFECT的影響我們可以將substrate改接至SOURCE端，
可是以LAYOUT的方面來看，ㄧ般來說我們以guard ring 接至電源端然後圍繞電路一圈以求電路受雜訊影響減小。
4 P; U( F% x9 F; f6 M6 |* ^7 ?" Q& k
  a# z, l" a# ]/ O5 N0 g那麼當我們把bulk端接到source端之後，我們要以哪一種方法取代guard ring？
( B) K7 y- ?" L$ o* F/ ~/ a還有就是任何一種電路架構的改變有好有壞，那麼我們把substrate接至SOURCE端又有什麼樣的壞處？

0 B5 \: k: [$ @$ a/ e小弟實力不夠，希望各位板大爲我解惑。
私心希望能提供相關PAPER或是資訊給我。
6 F( M9 E* F6 Y) ~8 J5 x% E, C# e跪求感謝...)

585123yun

看大家的讨论，颇有受益！
对学习设计的人来说，很有用
0 ^$ d0 C0 z1 H# K. g" f* l7 r谢谢大家！学习中

li202

substrate接至SOURCE之後，guard ring要單獨圍起來，避免其他substrate的影響
這種做法缺點是單顆MOS的面積變大了，在寸土寸金的chip中，很難容忍每顆MOS都這樣做

suplioooo

謝謝大家的討論和分享，學習了。下載paper來看看。。
看來65nm的到60dB還是挺有難度。

stanleyy

老兄能把管子的状态都发上来看看么？因为各个管子的状态都看不太清楚，所以不好妄下结论了

a5858128

你可以再加一級P load
4 v" X- h2 v: A  U# n6 `: jgain 就會再上去一點
, q# F: F& n3 O. a9 _  v6 U這個架構大概可以到70dB左右
& Q! n2 m, z1 Y+ N: @可以翻razavi Op那章~
  r2 ?! b8 C$ @) C) p( l5 b裡面有完整的電路
& o5 [0 O0 C1 D感謝大大們的分享~~~~~~~~~~~~~~`

gufei99

新手 第一次来看这样的论坛，以前都是自己看书的 ，来学习一下 呵呵

pipemario

最近在工作上遇到需要設計OP的場合，才發現OP雖小，但是所需要考慮的地方還真不少。
感謝大大的無私分享，讓大家的設計技巧更上一層!!!

藍色趴趴熊

大部份都是在設定上會出問題，之前我也有自己調看看，但是都不理想，先看看大大分部之paper看看好了...
多謝大大分享~~~

gdhp79

有資料可以參考嗎?
& t: j9 X% |# F& Q感謝大大們的分享~~~~~~
+ U* a% q: U/ C+ }8 W* P4 |! v

linux_java

請教有關調folding_cascode 放大器的訣竅請教有關調folding_cascode 放大器的訣竅

ronnie710409

最近也在研究OP怎麼設計, 不過還沒什麼概念, bias也不知道怎麼設, 希望看了前輩的paper對我有幫助, 謝謝!

semico_ljj

为什么看不到图，单看文字看着好累！

' [- _3 P% q  x: z/ B# D( |; J[ 本帖最後由 semico_ljj 於 2009-7-21 11:28 AM 編輯 ]

蘇建誌

thank you for sharing this material

leaf1989

各位大大~我的OP是two-stage的架構~而我去量測low voltage bandgap的PSRR出來的頻寬很低。
我想請問一下PSRR跟OP的GAIN是最主要的影響嗎?還有什麼也是影響的因素呢?
來去看看大大給的PAPR...謝謝囉!

ychchip

1. 看大家蠻踴躍在討論, 確實已發揮'社群'之功用.
/ l6 h& J$ f; X6 `* Z2. 我同意, analog ic design indeed needs some experience.

stevenbest

多看看PAPER是有益無害的
7 _8 I1 z8 S& ^' g+ W尤其在做analog這一塊

sereniva

小弟目前正在練習設計folded cascode opa
" b8 o6 j1 @5 A  p  {* H這個討論串令我受益良多呀

ashura

fold-cascode的opa真的不容易設計的好
( \3 m5 D/ B( M6 g6 W9 Q9 }9 t來這裡跟各位前輩學習如何設計
謝謝大家的指教