系統構裝與晶圓級構裝技術研討會

jiming

由於系統構裝（System in Packaging，簡稱SiP）具有異質整合特性，各種不同型態之封裝設計，被廣泛應用在縮裝需求上，而高密度與高傳輸的封裝方式，則是使IC能發揮最大效率與縮小模組（Module）體積的最大推手；晶圓級構裝技術的構想是在整片晶圓上，進行Chip Scale Package封裝技術的製作，也就是在wafer level就幾乎完成了大部分的封裝工作。

時 間：96年7月26日（星期四）9:00至16:30
地 點：工研院9館010會議室 (新竹縣竹東鎮中興路四段195號，電話︰03-5918062)
講 師：(1).盧信嘉 博士
台灣大學電子所 助理教授

(2).陳裕華 博士
工研院電光所 構裝技術組 晶圓級構裝技術部 經理
費 用：一般學員每人新台幣2,000元，微機電產業發展聯盟會員每人新台幣1,500元
先進微系統與構裝技術聯盟會員享有5名人員免費第6人起每人新台幣1,000元
報 名 處：工研院電光所 周惠珍小姐 聯絡電話：03-5918062
議 程：
SiP overview with emphasis on RF/microwave application
•Basic Packaging Techniques
•Single/Multichip Packaging, Bond Wire/TAB/Flip-chip
•SiP approaches, IPD (integrated passive device)
•RF-SiP, Material, Process
•Design Flow and Examples
•Future Trend

Wafer Level Package Technology
•Chip Scale Package Techniques
•Wafer Level Process
Low Cost Bumping Technology
•The Introduction of Wafer Bumping Technology
•The Process of UBM
•The Process of Bumping
•Low Cost Bumping Procss
參考網址:http://epkg-mems.org/memb/SeminarView.aspx?SeminarId=54