7/18 數位信號處理暨快速實現FPGA設計應用研討會（新竹）

小朱仔

本次研討會的內容主要在於如何運用Matlab Simulink快速實現Xilinx FPGA framework。傳統設計中，VHDL提供一個高階(High Level Language)及快速的設計工具，隨著演算法及硬體設計上的日益複雜，以VHDL作為FPGA設計的工具將遇到更多驗證上的困難，並增加開發時程。
而後，Matlab Simulink提供一個圖形化設計環境，讓設計者可以運用toolbox來設計出複雜的DSP運算法，強大的視覺及分析工具使得設計者可以在Matlab程式中快速開發及驗證，同時專注於演算法的開發。雖然具有快速開發的優點，卻也有著無法精確控制低階(Low Level)元件，造成結果與預期間差異的缺點。
如今，Innovative Integration公司，將VHDL與Simulink結合，並在Simulink中加入Board Support Package，以期運用Simulink快速的開發流程，方便使用的設計工具(圖形化介面，眾多的IP Cores，簡易的除錯工具等)，搭配上可靈活運用的FPGA，使得開發時間可大幅縮短。

時 間：2007年7月18日（三）下午1：00?4：00
地 點：國立交通大學 工四館 116室
主辦單位：盛暘科技股份有限公司；
　　　　　Innovative Integration Inc.
協辦單位：交通大學電信研究中心；IEEE Signal 　
　　　　　Processing Society Taipei Chapte
會議流程：
時 間 內 容 主 講 人
13：00~13：10 報到
13：10~13：15 致詞
13：15~14：15 Framework Logic Design
in DSP / FPGA Product Dan McLane
（Vice President）
14：15~14：30 休息　茶點
14：30~15：40 運用Matlab & Simulink 快速建立
DSP / FPGA Framework on SDR Platform Billy Kao
（Firmware Engineer）
15：40~16：00 Q&A

數位信號處理暨快速實現FPGA設計應用研討會　　報名表回函
單位名稱 部門名稱
姓　　名 E-mail
電　　話 傳　　真
本研討會為免費課程，名額有限，請儘速透過電話、 傳真、E-mail或上網報名！
聯絡人：林小姐 TEL: (02)8792-1998
       　　　　　FAX: (02)8792-1991 E-mail:alice@surewin.com.tw

[ 本帖最後由 heavy91 於 2007-7-16 04:46 PM 編輯 ]