9/11 動態電能完整性分析技術研討會

jiming

Apache繼四年前於新竹煙波飯店舉辦『動態電能完整性分析技術研討會』(Dynamic Power Integrity Analysis)之後，即將於9月11日再次於新竹國賓大飯店舉辦Silicon Integrity Platform技術研討會。
現場將有台積電及創意電子分享65nm及45nm的經驗，並由Apache的產品專家們與您共同探討，如何透過先進矽晶片完整平台(Silicon Integrity Platform)幫助設計工程師們降低設計風險。
內容精彩可期，誠心邀請您一同來體驗Apache產品的強大威力！

AGENDA
Time	Topic	Speaker
09:00-09:30	Registration
09:30-10:20	Keynote Speech	Dr. Andrew Yang, CEO of Apache
10:20-10:30	Coffee / Tea Break
10:30-11:20	Power Closure Challenges in 65 and 45	Louis Liu, Department Manager, Chip Implementation Service / TSMC
11:20-12:00	Verification of Low Power Designs	Hock Chen, Technical Manager / GUC
12:00-13:00	Lunch / Demo
13:00-14:00	Silicon Integrity and Sign-off for SoC	Dr. Henry Lee, Sr. Director of Apache
14:00-15:00	Power & Noise Analysis for Analog & Mixed Signal	Dr. Jim Wang, R&D Director of Taiwan Apache
15:00-15:20	Coffee / Tea Break
15:20-16:20	Sentinel: Chip-Package-Board Power and I/O Integrity	Dr. Ji Zheng, Sr. Manager of Apache
16:20-16:40	Lucky Draw / Wrap Up
全程免費, 請即報名

※ APACHE保留最後更改權利 ※

■ 活動時間：	2007年9月11日（二）09︰00∼16:40
■ 活動場地：	新竹國賓飯店10樓國際廳（新竹市中華路二段188號）
■ 活動方式：	免費參加，中午備有國賓飯店之豐盛自助餐
■ 洽詢專線：	+886-3-553-6107分機101 陳小姐
■ 注意事項：	因名額有限，請儘早於9/5(含)前完成報名。報名小組將依收到報名表之先後順序安排，至額滿為止。