有人用過FIFO讓兩個MCU共享資料嗎

leon1235

想請問一下,為什麼我ㄧ邊丟資料,等FIFO滿旗標後,另一邊再去讀,都會掉資料,我的系統是8MHZ與20MHZ的,使用FIFO是IDT的7203L50,有人碰過這樣的問題嗎,要怎嚜解決,
比起硬體的FIFO,我是否要更換FPGA來做FIFO,才不會碰到這樣的問題???

q4949

尝试采用半满信号用来做为标志信号

sieg

你要算一下 read/write 的 through put 和 read 的latency.

lkbinbin

我想可能是因为fifo满信号需延迟一个时钟才能反馈回去，所以这是传输的数据就会丢失

aiken

for fast system read slow , no problem,

For low system read fast...may have problem...
Use half full or near fulll (it can design by fifo)

aiken

I mean FPGA NOT fifo.
You can use FPGA to design on for that purpose