關於delay line

kevin-liou

目前想要設計delaycell 的延遲可以在1u sec 左右,但我怎麼試都是在幾n sec,請問我要如何設計才可達到我的需求,或者我可以從哪個方面去search,使我能夠製造出造出足夠長的delay cell?

sjhor

以後請先爬文!!
2 p4 p% W+ G+ a3 m  s+ y
不過  可以參考以下的連結!!  希望對你有幫助唷!!
5 v. n- t$ y/ s
0 E; n: W0 @3 R9 a+ ]# d5 v( L6 yhttp://www.chip123.com/phpBB/vie ... &extra=page%3D2

skyboy

以一般的 delay cell 要做到 1us 可能不太容易...
一般 STDCELL 提供的大概都是 1ns 與 2ns, 以前做過 delay 30ns 的就串了四五級..
5 R  m6 c: v8 w. B* i4 Y) V要 1us 大概只能用串接的, 一方面要占用不小面積, 另一方面誤差可能不會太小...
看 foundry 的 spec 那種基本的 delay cell 在 best 跟 worst 跟 typical 的相較可能
就會有 20%~30% 的差距, 電壓範圍再大一點差到 50% 的也有...如果要拿那種的
來兜, 這點要注意一下...

kevin-liou

因為在paper上有看過有人使用delay time 來決定power ic中切換psm的週期大小,而他的切換頻率為1MHZ,而他的delay cell 也是蠻簡單的兩個inverter接一起,但他卻有辦法每個delay cell延遲1us左右,而就我所知可以從降低電流或每極輸出並聯電容來增加delay time,不過好像也都在幾ns,所以才有疑問他是如何延遲這麼久,希望可以解決這個疑問? 謝謝

ted628

在 intermediate node 掛上 cap 吧，用簡單的 moscap 即可，在業界的確是有這樣的用法。
# z# c2 b) U; J/ ]0 r8 _3 @
不知道你的 delay cell 有沒有 current limiter (sink)，如果有的話，改變 bias 電壓即可改變 Tpd，也就是上面說的降低電流。
0 `4 ~  \4 q# M1 M% n
9 r5 O/ j) S# \% E' n! ]若把 current limiter bias 在接近 vt 的區域，甚至進入 subthreshold，應該可以得到你想要的結果。

kkk000777

如果真的要很準的1u sec，可以用線路解決
=>使用shift register ..... clock 用 1M Hz
6 ^9 r: q2 x6 A
& S4 F/ o7 P8 z8 l2 i如果不是非常care , 用 RC delay
=> IT=CV ，自行算出想要的delay time
* A( h( y" x' ?$ f不過有點風險，誤差值可能蠻高的

緣緣

一般delay time主要由RC決定，所以如果要增加delay time，可以加大寄生電容，或直接串並電容，如果是在IC設計中，可加大MOS的L值，可增加R也可增加C。

arsenal_he

for power ic, i dont think he cares too much about the accuracy of the delay, so rc and changing bias current both make sense

monkeybad

因為在paper上有看過有人使用delay time 來決定power ic中切換psm的週期大小
, w% |/ H0 v/ e4 T" ]/ m& i8 B/ n# }/ w
=>"psm" 應該是PWM吧

delay time可能是示意圖吧 用inv做delay要到1us可能有點困難
建議可以用comparator來達成 comparator一端用一個電流源去充一個電容 另一端用一個參考電壓作比較
comparator切換後 在把充電電容的電荷放掉 重新reset 如此產生一週期性的clock
9 ~+ r  S' P- p) U. W4 L5 R調整充電電流或是電容 就可以產生比較久的delay time
! O% r- A/ C% Q詳細的電路可以去找一些有關pwm的碩士論文 應該都有