基於Look up Table浮點數除法器

alpasinoo33

我是一個FPGA的初學者，有一些問題想請教各位高手，我的專題是製作一個基於Lookup Table的浮點數除法器，動態範圍可以達到-150dB，請問有經驗的各位前輩，有沒有人可以提供我相關的資料，或者直接有example source code(VHDL)，可以讓我很快的入手了解運作原理，該如何選擇FPGA的RAM，是Block RAM、 Distributed RAM 、External RAM，哪一種比較適合這個專題。

MartinHuang

一般LUT都使用ROM來實作，size跟dynamic range有關
浮點數除法器 不太了解.....
# S# Z7 c* k5 ^. S: K4 U) L希望對妳有幫助^^

masonchung

先瞭解
6 w9 G7 z5 P5 v4 w, m' s* HIEEE-754浮點數的表示法
/ q( I" h, Y* j: P* G- Q9 e7 v有單精度和倍精度兩種
3 f2 G/ @  L  [, q1 g# n9 j選好 32-bit/64-bit 之後
浮點數除法器其實要用倒數LUT和浮點數乘法器來實做
也就是除數經過倒數1/x 的LUT 結果做為浮點數乘法器的輸入
浮點數乘法器另一個輸入則是被除數
這樣輸出就是基於LUT實作的浮點數除法器
8 f- s( b6 k5 A/ c0 M
+ g1 v" L" Z8 ~* F$ t( W' j% Z有錯請指正

[ 本帖最後由 masonchung 於 2009-7-21 09:06 AM 編輯 ]