|
請問各位高手.我已經畫好了一個MIM電容.
+ y& e' @; h. p$ A9 n2 p% c畫法如下.' `* e. M$ }, m o. A( W+ \3 A
1.先打上VIA56
& q3 L5 Z# _# h7 b) P- k2.用CTM5和Metal6(這兩者同樣大小)覆蓋再VIA56上7 {" W& b, |9 v/ {6 v
3.再來是Metal5包住.略大於1和2
0 L- } \# z' E& z2 b4.最外層用CTM Dummy包起來9 y6 w' @0 X+ t3 C& k' z
- E9 f5 B* e) K- z, X2 ^: A, I
DRC已經確認過了.但是LVS有誤.
' P4 J; y! B; S$ I$ `! X( r8 Q. Z0 c7 h( f
LAYOUT NAME ne SOURCE NAME 5 f9 H" o' {- u" N. h9 x
************************************************************************************************. R) M* n1 F0 M0 v2 T
C0(-96.425,-81.585) C(M5) C0 C(CP)
$ F; x& Q0 x# Y/ i! t bad component subtype" K: y; p5 _8 Q5 H
A x& m& Y4 G9 x: J2 F- E0 Z, V: _3 S0 y4 W# Z
請問是不是我有少包了dummy之類的.因為layout好像是只有看到M5.但是.sp檔是識別成電容!9 L4 B+ }1 K- e& B) d; w
謝謝各位啦!! |
|