模擬時要過幾個 Corner 才敢去 taped-out?

shaq

請問板上的前輩，在模擬時你們都過幾個 Corner？

我公司的學長是說過 SS@-40, TT@25, FF@135 這三個就好
也就是不跑 SF 與 FS
- d' J' I) q  X0 W- i- u/ N  n8 h
) Z( b3 C2 x6 ?- b; R大家呢？

poseidonpid

TT@25:這是一定要跑的
SS@-40  FF@135 : 這二種情況是最差的corner，如果都過的話，SF FS應該都會過，而且如果有用到BJT的話，有的Lib 就沒有FS SF 這二種corner可以跑。
而溫度也是看應用啦，有的低溫只要到-20 高溫到80度即可。
# H3 b# m" r! |" ^4 {
[ 本帖最後由 poseidonpid 於 2008-8-14 11:19 AM 編輯 ]

shaq

原帖由 poseidonpid 於 2008-8-14 11:16 AM 發表
TT@25:這是一定要跑的
SS@-40  FF@135 : 這二種情況是最差的corner，如果都過的話，SF FS應該都會過，而且如果有用到BJT的話，有的Lib 就沒有FS SF 這二種corner可以跑。
而溫度也是看應用啦，有的低溫只要到-20 高 ...

5 j# c  E4 s8 m( W' f% I
對了，那請問一下

& ]* @  i7 K& j1 K6 U4 [5 r如果要跑 SF, FS 的話，溫度是定在  25度就好了嗎？

finster

一般來說,只要跑TT,FF,SS就可以了
& b* b! D6 \) I! m' l不過,如果是要負責產品的,我建議SF,FS都要跑,而且要配合高低溫變化
一般來說,製程的漂移絕大部份都會在TT,尤其是TSMC或者UMC之類的製程廠,其製程技術都己能夠控制的非常精準
不過,如果是二線的製程廠,或者大陸廠,其實製程的漂移量還蠻大的,我曾遇過TT,FF,SS都符合SPEC.,但卻fail在SF或者FS corner,原因是製程廠的漂移量太大了,導致PMOS和NMOS在兩者最為極端的情況(SF和FS)跑到loss control的問題

經此之後,我的要求就變成:若是一線的製程廠,確實TT,FF,SS應該就足夠了,但如果是二線的製程廠,那我會多跑SF,FS再配合高溫和低溫的變化,寧可在tape-out前多跑一些corner case,也千萬不要拿自己的設計能力的信譽來跟製程廠的技術對賭

billywei

我推薦45種corner都要sim
至於是哪45種..(TT,FF,SS,FS.SF)*(125, 60, -40)*(highV, V, lowV)=5*3*3=45
相信TT,FF,SS,FS,SF大家都知道
) i, C3 M4 A8 k125,60,-40是溫度
& Q) U# w7 l3 o- A; e+ @high V, V, low V 指的是VDD的變動..一般是+-10%
0 ], |6 a3 j5 }因為之前有做過一個chip..就是沒check過全部的corner..剛好在很特定的情況下chip會死
畢竟...在chip tape out 之前..怎麼sim都還來得及
等到chip tape out...就一切都來不及了..畢竟每改版一次..都是花一大筆錢..
" {9 X4 u1 O( ^可能你會問..45個corner..有必要嗎..???.
可以利用script來減少你sim的複雜度...
相信我...事前工作做的越好..總比等到chip回來之後被老闆叫去罰站來的好...

shaq

原帖由 billywei 於 2008-8-14 06:00 PM 發表
我推薦45種corner都要sim
% u: v+ n: X; `' I至於是哪45種..(TT,FF,SS,FS.SF)*(125, 60, -40)*(highV, V, lowV)=5*3*3=45
相信TT,FF,SS,FS,SF大家都知道
125,60,-40是溫度
& v1 I5 l3 L7 {6 N7 w# Thigh V, V, low V 指的是VDD的變動..一般是+-10%
因為之前 ...

雖然可用 script 解決重覆輸入的問題，但有時大電路 sim. 下去就1~2天的...有的還要 sim. 好幾個星期（ex. sigma-delta modulator)

45個 corner 都跑完的話...嗯....好像有點困難 -.-

7 D- F0 _# C6 n: Q+ r& J7 ~而且如果一次丟滿全公司的工作站，那其他人不就不用玩了 XDDDD

Frank_wu

日本某公司(做MCU的大公司)規定要模擬405個條件才可Tap-out...
( t1 C: R$ ]1 ]2 ?2 y我覺得最重要是由CHIP的單價決定....

langrange

我們這邊以前做過一個電路，沒有跑過工藝角，流片回來竟然還能用
  g+ @. u9 z0 |/ h前兩天我跑工藝角，竟然還有人問我在幹什麼。。。。

jackrabbit

我個人的習慣是做block時就把corner, 溫度, VDD, 電阻這四種的variation都組合跑過
但有些是你在選電路架構時就會先考慮了
例如VDD variation的影響(PSRR, cascode不要壓到...,etc.), R variation影響(type, matching, TC..,etc)
, Q9 C5 j6 m$ H: e4 K7 G7 p等完成後就可以縮小到跑corner+溫度就好, 有時間再把VDD 跟電阻加進來驗證
, c8 x( U8 }# m) J0 w& y$ t: HSF, FS 有時很tricky, 若你電路裡有P/NMOS串成一串的電路, 而且會應用到其Vth特性時, 建議要看一下~~
( R) J& h  ]7 F
若每個block都先check過了, top整合時就挑幾個critical case跑, 時間越多就跑越多組

langrange

還得跑下monte carlo吧，我前一段聽有人說他們MC要跑100個點的