智原科技推出高整合記憶體測試與修復系統REMEDE

jiming

智原科技推出REMEDE記憶體測試與修復發展系統。此系統整合了內建自我修復的功能IP、fuse群組，及該公司自主研發的記憶體編譯器等，能夠提高整體晶片良率、降低晶片成本、提高客戶獲利、以及增進製造測試的品質等，並在聯電0.13微米製程已經上市；在90奈米製程預估2007年第3季問世，65奈米部分則將在2007年第4季完成。
  N/ P0 H$ N6 h2 e. l  K* D& |
$ J' Z! }& o0 M, OREMEDE同時具備測試、分析與修復記憶體功能，提昇整體晶片良率的解決方案，讓客戶產品能夠以大幅降低的成本進入量產。若與目前現有的其他測試修復方式比較，大多數的測試修復技術都是在同一時間只能處理單一的記憶體，而REMEDE卻能夠同時處理多種記憶體，這樣的高彈性更能大幅縮短分析時間和節省晶片面積。
" m6 n( R7 a/ K0 J- |' C
最近智原以其REMEDE協助一家國際級大廠讓整體良率由79.7%提升到86.5%，其中REMEDE協助修復了可修復部分的98%，可以說是將內建測試、分析、以及修復的功能發揮到了極致。

" G8 K% h  x( \" J; x智原IP研發副總王心石表示，記憶體的嵌入式測試和修復是有助於最佳化良率，並使測試成本最小化的關鍵技術。在IC設計流程中採用智原的REMEDE，將能夠大幅提高良率，並確保高品質。而對於IC設計工程師而言，REMEDE也幫助在產品進入量產前，預防可能的良率損失，提早修復晶片上損壞的記憶體，在時效上以及最終設計成效上，更給予更高度的保障。

chip123

內建測試介面的可修復記憶體解決方案在低漏電設計上最佳化，協助客戶完成低耗電以及記憶體密集的65奈米SoC
* n1 d4 G! ~! N) I7 j& x
0 r+ {8 W1 B. c  {7 F【新竹 台灣】2008年1月31日
" g. e9 B7 H) n3 A( d& f2 @! m- }
ASIC設計服務暨IP 研發銷售領導廠商 ─ 智原科技（ TAIEX ： 3035 ）今日宣布推出聯電65奈米LL製程的先進記憶體編譯器。這款65奈米記憶體解決方案的主要特性為多列冗位(row redundancy) 的設計，提供了記憶體修復功能、內建BIST測試介面(BIST test interface, BTI)以及可兼顧良率和效能的sensing margin調整機制等。這款設計精良與週全考慮客戶需求的65奈米LL 記憶體編譯器已經通過晶片驗證，且目前也有客戶陸續採用中。

1 {4 Q' s6 b4 `: W# C' w由於65奈米高階製程的成本較高，所以客戶鎖定的主要應用市場多屬主流的量大市場，例如無線、消費性電子、高解析度影音以及網路應用等。這些應用都需要比較複雜的SoC設計以及動輒數百個記憶體單元去進行影像或是網路通訊的資料處理等。在這些相關應用的設計上，先進的65奈米雖然可以提供很高的記憶體密度而符合需求，但是由於製程的變異以及較高的設計複雜度，導致記憶體的漏電和良率的損失等都變的更加突顯，進而大幅影響到整體效能的呈現，也充分考驗了晶片設計廠商的設計能力。而對擁有豐富記憶體設計經驗、DFM (design-for-manufacturing)設計能力以及有專業低耗電解決方案的智原科技而言，卻正是可以充分發揮的機會，此次推出的65奈米記憶體編譯器，即提供了最新的優勢和特性，充分滿足客戶的需求，來解決這些問題。

: u. F6 V" L& h1 T+ n& u智原科技業務副總王心石表示，「我們非常高興能夠成為第一家提供聯電65奈米LL製程記憶體編譯器的廠商。這個可修復且低漏電的記憶體解決方案主要就是因應65奈米系統單晶片對於高密度和低耗電的需求。它能夠協助客戶在市場上因為低耗電、較小尺寸以及較高的整合度而取得高度競爭力。截至目前為止，智原已經有三家客戶採用這款最新的記憶體解決方案。我們也預期後續的客戶和應用範圍將更廣!」
7 |; A& {7 B8 B, o  ~  Z# g, I
智原的65奈米記憶體編譯器是在聯電LL製程下的最佳化解決方案。它讓使用者得以依各自需求，產生許多記憶體的選項，包括字元、位元以及面積比例上的調整等。且更重要的是，取得這些主控性之餘，設計者同時間仍能保有絕佳化的尺寸、效能以及耗電量等。以一個65奈米LL製程所產生的4Kx16 記憶體為例，和90奈米SP製程比較起來，它可節省20~40% 以上漏電、50% 的尺寸微縮、以及20%以上的效能提升等。除此之外，智原的記憶體編譯器提供許多DFM功能；良率的提升上也因為內建的2列主動修復功能 (Built-in 2-row redundancy) 以及可調式sensing margin而有大幅成效。同時，客戶也可以自行選擇是否要內建BIST測試介面，來降低晶片繞線上的空間需求、尺寸、以及提升整體效能。
" E5 [( R2 h- G0 T' A' A8 O
2 E) v% E( K  q& n智原科技IP研發暨專案副總林挺豪表示，「當製程進到深次微米，記憶體設計已經變的愈趨複雜和困難，主要是因為元件的變異性和新增陣列的冗位等。智原新推出的65奈米記憶體編譯器除了保留高度的記憶體良率和可靠性之外，其高度彈性的內建功能選項以及可程式化也讓客戶得以輕易的進行客製化設計。堪稱是目前主流應用市場中的記憶體首選方案!」
7 o5 a" y* W0 l) o% v' s& G
產品時程
智原科技65奈米記憶體編譯器目前已經問世。而因應高效能SoC高速版本則將於2008年第三季推出。

chip123

維持既有的優異效能下，面積減少約15%，且同時達到超低功耗的特性，大幅提升其市場競爭力
% `& C! l4 C$ b
* Q9 l3 J( H' f  `( t" v【新竹 台灣】2008年12月18日
# S+ n; c0 ]2 Q  p2 b
1 P. y3 r5 H; j: P9 V: O. m/ H  o智原科技(TAIEX: 3035)於今日宣佈推出其90nm和65nm的miniLib™微型矽智財元件庫(cell library)，且包含標準製程(SP)與低漏電流(LL)製程。miniLib™的優勢在於維持既有的效能下，還可節省高達約15%的面積，同時，以90nm SP為例，動態功率和靜態功率還能分別減少15%和20%。此微型矽智財元件庫的推出，對尺寸以及功率較為敏感的設計，例如網路平台、無線基頻以及多媒體處理器等應用，無疑提供了最佳的解決方案! 此兩款已通過矽驗證(silicon proven)的miniLib™，目前已經可以供貨。
5 w! j! X: w5 ]; ?
8 @6 Q9 E6 o& _/ c# |. `$ x智原科技的研發處長陳治弘表示：「從0.18um開始，智原科技即致力於微型元件庫的研究與開發。此次90nm和65nm miniLib™的問市，意謂著我們在深次微米領域中的耕耘，有了一大突破。這是我們長年累積的元件設計與佈線經驗所獲得的成果，尤其是在正反器(flip flop)微型化的部分。而這些微型元件庫，更可望協助我們的客戶設計出同時具備差異化特性與競爭力的產品。」

. X' M8 a- {1 P+ y此兩款miniLib™配備不同的電晶體-電壓閾(transistor–voltage-thresholds)、穩壓閾(RVT)和高壓閾(HVT)，供客戶在SP和LL製程中依其效能和功率的需求進行選擇。同時，在90nm製程，SP和LL也能夠進行融合。此外，為了讓佈線更容易，每個元件的引腳近接性(pin accessibility)皆經過適當的配置，所以佈線效率絲毫不會受到尺寸縮減的影響。

智原科技策略長王國雍表示：「市場趨勢以及客戶對低功耗和小尺寸(die size)的強烈需求，是智原科技開發90nm和65nm miniLib™ 的主要驅動力，也是我們制定相關規格時的重要參考指標，所以我們對於這兩款元件庫的推出深具信心。目前已經有實際的design-win個案，且囊括了多種不同應用，也相信未來在市場的擴展上，可以為智原以及我們的客戶帶來更多的實質效益!」

jiming

【台灣 新竹，加州 桑尼維爾】2009年3月18日

; I( S3 k& U' R6 C8 R, nASIC 設計服務暨 IP 研發銷售領導廠商 ─智原科技 (Faraday Technology, TAIEX: 3035)於今日發表0.13um的創新IO--miniIO™。相較於一般IO pad，miniIO™的優勢在於可大幅節省所需要的面積。就一般200個接腳的IO pad設計為例，miniIO™可減少的面積即達40%以上。同時，在兼具穩固的ESD效能情況下，仍能保有相同的程式化IO功能。智原的miniIO™ 已經通過完整的矽驗證，並開始供應給IC設計廠商。

. ^( I9 C( a. o  _/ |而除了大幅節省晶片面積之外，智原的miniIO™亦符合封裝廠一向最嚴苛的pad 間距作業標準: 交錯miniIO™ 僅達25um的cell寬度，所以十分適合運用在許多pad-limit的設計上，尤其是目前日趨精密與複雜的單晶片系統(SoC)設計。此外，miniIO™的低輸入/輸出電容更可降低IO的切換功率，進而減少整體功率損耗，達到更高的速度。
( f+ u5 L  i9 I, q4 q/ W/ M
智原科技研發處長陳治弘表示：「從0.18um開始，智原即致力於提供完整的mini IO™系列，並已有效協助許多客戶減少晶片面積，獲得市場上的高度認同。而智原憑藉多年在技術及市場方面的成功經驗，相信目前推出的0.13um IO--miniIO™以及即將在Q2完成驗證的90nm及65nm、55nm的miniIO™ 系列，將持續協助客戶設計出具競爭力與高度差異化的產品。」
/ c; O- I* ~" e6 ^
智原科技策略長王國雍接著表示：「這次在0.13um製程技術下推出的miniIO™，仍然延續著我們在0.18um技術與市場上獲得的高度評價，不但能真正滿足客戶需求，協助他們解決以往pad-limit設計以及ESD效能無法兼顧的兩難問題，甚至進一步改善了他們產品的可靠度與提升整體效能!綜觀智原在miniIO™的佈局以及目前所獲得的實績看來，0.18um以及0.13um miniIO™的高度競爭力，已經逐漸推升智原成為市場上miniIO™系列的專業領先供應商!這也是造成目前智原90nm、65nm以及55nm miniIO™ 系列，尚未推出，即接獲客戶高度洽詢的主要原因!」

# t9 t& D" @2 C3 h; L供貨時程
智原的0.13um miniIO™現已可對外供應，並支援BOAC。90nm miniIO™將於4月間推出；65nm/55nm則會在6月問市。