Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 26484|回復: 23
打印 上一主題 下一主題

[問題求助] dummy 接點的問題

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2009-9-17 21:28:08 | 只看該作者 回帖獎勵 |正序瀏覽 |閱讀模式
想請問一下,, q& T' A# E2 X" H' Q. _
一般在擺DUMMY的時候,如果是電阻或電容的dummy,那DUMMY的電位應該接到哪一點??
* o  z0 p0 Y- V; `) d0 H7 w8 |VDD還是GND呢?8 B. Z/ f7 m. Z) G
3 A( S5 L1 f$ |  L: n& o
那在MOS的時候,如果是擺POLY當作dummy,那POLY需要接電位嗎?
% K' ]+ @& Y% W9 X4 `$ n. N如果需要的話需要接到哪點? VDD,GND或者其他電位??+ H0 z' t; n8 x
6 F* S6 S0 p# i- i
謝謝
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂3 踩 分享分享
24#
發表於 2013-1-29 17:30:04 | 只看該作者
說得真詳細,學到不少
23#
發表於 2012-1-8 22:14:38 | 只看該作者
回復 11# 小包 * I1 d1 ~3 y" J* O9 A

* Q2 ?2 L5 P+ e- P4 B
# e) n) y% X* X6 r" ]$ c. i' r0 S    挖!!這篇對小弟現在受用無窮阿~~非常感謝大大的經驗分享
22#
發表於 2011-9-26 14:01:37 | 只看該作者
我頂~ 感謝各位前輩的教導$ w+ A- t$ k0 H3 T/ Z) J
3 U4 N  r  S" {/ m, p0 T& B
小弟又學了一招 謝謝
21#
發表於 2011-9-26 09:43:18 | 只看該作者
本帖最後由 jacky80109 於 2011-9-26 09:47 AM 編輯 7 F3 T" G  H) k: D# l
( A0 X- |- u8 ~0 @6 B
回復 10# 小包 & n# u, B2 o  d7 B& Q
1 H1 @4 p  s* b

  |5 H( {/ N9 w1 r" k    n+跟nwell是不一樣的東西,n+濃度較濃且深度較淺,並且有od的地方才有n+,nw是只要你有lay nw的地方就會被做出nw,不管上面是否有od。nw接gnd會怕漏電是有原因的,以較有名的fab廠來說是不會有這種問題存在,但關乎rd所設計的電路。撇開電路架構不說,我們就曾經遇過製程技術比較差的fab廠,因為psub的濃度沒有調好,造成nw和nw之間漏電,你想想,假設你這個時後把dummy的nw接到gnd,附近又有pmos接vdd的nw,是不是就有漏電的疑慮....
& a  ^: Q9 e5 L* T% p" y) S- X7 ^5 [" D. W# r3 [; F
為什麼這樣皆會有漏電的疑慮?你指的是說nw<dummy>和nw<不是dummy>會漏電?那漏電和p-sub的濃度為什麼有關?p-sub應該是gnd~nw應該部會接到比這個更低的電位吧?小弟有些不懂?
* \% d, n1 y* S; y9 l7 ~請大哥解惑一下~感恩
20#
發表於 2011-9-25 11:24:05 | 只看該作者
推薦這篇文章
6 D3 X: c6 j- R' ?% L- [* T5 j5 `3 `7 D7 I- D# H1 v
這對小弟現在非常有幫助~~
19#
發表於 2011-5-27 09:44:12 | 只看該作者
稍稍補充一下- p! H: h0 s! L$ A
建議MOS的S D G B都接同一點% S) G% O+ x5 D$ }! l
應為我們公司就有應為BODY接不同點而漏電的問題發生(HV製程)
18#
發表於 2011-5-26 22:00:39 | 只看該作者
小包大大說的真是詳細,謝謝啦~之前還沒有注意到dummy有這麼多種
17#
發表於 2011-5-11 17:54:48 | 只看該作者
小包大大說的真詳細,小弟受教了
16#
發表於 2011-4-24 09:53:14 | 只看該作者
都可以接~當然已就近電位嚕
15#
發表於 2011-4-20 00:07:50 | 只看該作者
小包大大講的真詳細,讓小弟學到了一些。
14#
發表於 2010-5-21 11:45:25 | 只看該作者
我一般就就近接。。。。
13#
發表於 2009-11-17 11:06:03 | 只看該作者
dummy 要接死,不能浮空
12#
發表於 2009-11-11 10:11:30 | 只看該作者
就近接 不論 是 POWER OR GROUND6 ~/ h, X- S1 _0 M
POLY 最好 不要浮接 以免感應到5 y! G5 e" Z( v3 _
被長期 所在 某個 訊號
11#
發表於 2009-10-31 10:56:39 | 只看該作者

回復 4# 的帖子

如果在mos的兩邊要擺dummy mos有數種接法,你可以參考一下:
+ O0 I# p$ ~- K; U* c5 c% N  Y1、dummy mos 的gate跟被包在裡面的接一起,source/drain接vdd(pmos)或gnd(nmos),如此一來dummy mos就變成了mos電容,但需考慮的是gate的訊號線是否容許存在額外的電容。
+ Y3 d$ B+ b- N. _2、dummy mos 的gate/ source/ drain都接到vdd(pmos)或gnd(nmos),這樣就是把mos都關掉。  e: A# [2 ^6 i# v8 b: x
3、dummy mos 的gate跟被包在裡面的接一起,source/drain short接到某個訊號,這樣雖然mos有通,但因為source/ drain已經用metal short了,所以底下通道可能沒有載子通過,metal的阻值遠小於通道,所以載子會走metal。
) W6 x7 B2 I! t* w; b' B4、dummy mos 的gate跟被包在裡面的接一起,source接vdd(pmos)或gnd(nmos),drain floating。
10#
發表於 2009-10-31 00:49:45 | 只看該作者

回復 9# 的帖子

n+跟nwell是不一樣的東西,n+濃度較濃且深度較淺,並且有od的地方才有n+,nw是只要你有lay nw的地方就會被做出nw,不管上面是否有od。nw接gnd會怕漏電是有原因的,以較有名的fab廠來說是不會有這種問題存在,但關乎rd所設計的電路。撇開電路架構不說,我們就曾經遇過製程技術比較差的fab廠,因為psub的濃度沒有調好,造成nw和nw之間漏電,你想想,假設你這個時後把dummy的nw接到gnd,附近又有pmos接vdd的nw,是不是就有漏電的疑慮…而你問的「N+电阻是不是也应该接VDD呢?不然是不是也会有漏电问题?」反過來想,n+電阻跟nmos差別只在一個有上頭有跨poly一個沒有,而poly只是控制mos的開關,也就是說把nmos的length拉長一點,也是可以當電阻用阿,那你會把dummy的nmos接到vdd去嗎?
9#
發表於 2009-10-29 11:45:54 | 只看該作者

回復 8# 的帖子

这么说那N+电阻是不是也应该接VDD呢?不然是不是也会有漏电问题?
8#
發表於 2009-10-28 22:29:46 | 只看該作者

回復 7# 的帖子

通常一般的nw dummy電阻接gnd是不會有什麼問題,不過因為dummy就是擺在一堆電阻的最邊邊,如果附近有其他nw但不是接到最高電位,譬如說接到某個訊號,據說會有漏電還是怎樣的…這個是我們公司的產品說的,所以我們的nw dummy都是接vdd,保証沒問題~
7#
發表於 2009-10-27 09:53:43 | 只看該作者

回復 3# 的帖子

nwell电阻为什么要接VDD?接gnd不可以吗?我们好像所有的dummy不管是何类型都接gnd的。
6#
發表於 2009-10-22 22:54:03 | 只看該作者

回復 5# 的帖子

mos matching的dummy poly底下是沒有od的,所以沒有電容的問題(如果是放dummy mos的話接法就不同了~)。dummy n+電阻接gnd和dummy p+電阻接vdd,雖然有個pn接面,但是兩頭都short在一起了,diode也不存在。dummy電阻 short需要電阻的2個端點同時short,若只接其中一點的話還不如floating。
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-29 04:13 PM , Processed in 0.125016 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表