DLL前模擬的jitter

cutebear2527123

各位高手好~~
3 u9 N/ _5 F7 E9 q
我用Hspice要在前模擬做一個jitter小於10p的DLL
2 ?, P5 p+ n0 O2 j+ Q
! T6 d  r& k1 L6 \0 l+ V這是我用來測jitter的語法
6 _( |/ \! L" C) N# J.PARAM per='週期'         
5 Z. n5 L8 C  Q" l- n: F6 x.PARAM tim='開始時間'
9 L! t3 U2 C6 V; a& H( v" k.probe tran eyetime=par('.5*(sgn(TIME-tim)+abs(sgn(TIME-tim)))*(TIME-tim-per*int((TIME-tim)/per))')

整個DLL測出來的peak to peak jitter是25ps
* x' E$ H3 O* R, x6 A
, n3 M8 D+ l- `, t3 T$ F1 O我一直改Phase Detector、Charge Pump的特性但整個jitter都無法改善
9 L) ]* H# A! R7 q) g5 D- k, `
4 K7 r, Z6 e" N! d/ ?; q' q後來我用上面的語法去測VCDL這個區塊的jitter，出來的值居然也到2Xps
* m* N& r% t0 x: D: V5 o
; z2 c0 F* C9 N也就是說在VCDL的控制電壓是定值的情況下還是有很大的jitter

我想問這樣子VCDL可能是哪邊出問題呢?  還有我量jitter的方式有沒有錯?

1 F# a+ C" e+ N
( p. b7 |3 ~- s5 J; F
4 Q6 x8 j4 R# D8 B如果還需要什麼資訊的話我會盡快補上的，謝謝大家>"<

finster

你DLL的操作範圍為多少?
你每一級的delay cell的delay time又為多少?
你的DLL的delay cell共用了幾級?
+ T3 s" f  u0 e* X+ P有了這三個資訊之後,再去測試一下你的delay cell在可以工作的電壓範圍內相對應的delay time各為多少之後?
就可以稍微推斷出delay cell可以在多少的delay time下工作,亦即可以推算出jitter大概會落在那個區間

gaojun927

spice的语法不是很熟。不过如果按照你说的，给个固定控制电压vcdl也有很大的jitter，那就得考虑1.是不是测量语法有问题，这个可以通过手工在波形上测量对比一下。2.仿真精度有问题。这个可以考虑调整一下仿真精度。

p12345q1

http://www.chip123.com/forum.php ... 8&highlight=DLL