請問layout問題

ryan1

1.Polyimide & Salicide 差異.
$ t3 B+ r8 e: K" E& A- A, w. Q5 Y2.為什麼畫ESD device 都不加 ESD implant 這層layer.
' q" j6 B9 l4 R' ~6 ^2 K麻煩高手解答.!!

m851055

在ESD設計上有很多種選擇，有NMOS ESD、PMOS ESD........，而且在同是ESD NMOS上一有不同之設計，所以不一定會用到ESD imp.，而ESD imp.一般是用在ESD Diode上的。

aspire132

我是公司新人呀
- d' a! q; p+ \4 u( [, m& c對layout特別頭痛
感謝大大這麼無私的分享

ryan1

請問那有加esd implant 跟沒加esd implant 有什麼差異呢?

m851055

一般ESD imp.是用在ESD Diode，其工作電壓較高。

ryan1

恩.感謝!!
我也是有看過esd doode但沒有加esd implant .e.q:tsmc 0.6u bcd製程

m851055

ESD imp一般在HV 製程才會出現，tsmc bcd可能是用其他名稱吧???

ryan1

謝謝您的寶貴意見.
/ o7 E& |, g  a0 h8 N我做幾年了都還沒看過用esd implant 會是什麼特性.
因為一般pmos esd 就用p implant, nmos esd 就用n implant.
" H8 L8 v" O, P2 ^, \+ }我們公司有5v/32v/40v也都沒有用esd implant.

jiangfon

esd imp 好像是和其他一般imp的濃度有所不同,小弟拙見如有錯誤請不吝指正。

m851055

濃度確實是不同的.....................................

12345

蓋esd imp主要是改變 DIFF濃度,ESD MOS就可以劃比較小(POLY到CONT可以拉比較近),你可以去比較有蓋ESD imp和沒蓋的,poly到CONT的距離,沒蓋的一般是 5um,有蓋得好像是  2um左右,,那當然是劃越小越好,問題是蓋ESD imp,光罩要多一層 ,成本不一定會比較低渦,要實際去算才知道.

ryan1

Thanks for your answer.
所以一般都不蓋esd impalnt.我們都只加RPO這層.

ritafung

ESD implant是用在LDD process，它是用來把LDD蓋住，避免ESD 電流在poly gate下表面流過而破壞gate oxide或LDD 結構。
0 J1 k7 ~3 j1 x1 Q6 V9 Y% [6 N5 ?RPO(應該是TSMC的用詞，其他應用SAB)是用在silicide process，是用來擋住silicide在nitride上形成，同樣，它是用來避免ESD 電流在nitride表面流過而對gate oxide有任何的威脅。

ryan1

謝謝你.詳細講解.RPO的確是用在sllicide process上面.我以前只知道RPO是為了Drain & Poly 的阻值加大而已.
# _, _' I9 B) y那Polyimide 跟Salicide有何差異?

ritafung

Polyimide 跟Salicide 是兩種不同的東西,跟device是沒有關係.
/ s* t) R1 D( Z8 FPolyimide是用在Top Metal 之上,有一種保護的作用.