請教antenna的問題

sw5722

這是目前在做whole chip整合發生的問題,當我antenna跑完,使用
- x4 F8 r2 D9 V8 r0 ]4 k# a4 n% D+ v: p: pantenna diode去補後,antenna過了,但是lvs卻發生問題,某些線會
因為diode而有error,是類似斷線的錯誤,有些不會,當我不使用diode
( }+ Z1 u' O* \: F0 y而用換層的方式,卻又正常了,這到底是什麼原因.我確信diode沒有
/ @2 i' a5 |( b! U  O跨在2條線間,使它們短路,也沒有放在用做區隔電壓的dummy layer
# ?4 |; Q  E6 N& y0 Y下.
還有一個換層的問題,一般從製程來說是朝上換,是沒有疑問的,就我
的理解,就朝上換一層就行,但是有人說要換top metal才行,昨天辯很
久,當然2種都會過,不理解的是,用top metal有什麼根據會比較好.

[ 本帖最後由 sw5722 於 2008-5-9 03:07 PM 編輯 ]

shmiyi

TOP METAL 比較上層所以乾淨
請RD改SPI檔請他加DIODE

sw5722

TOP METAL是可以使帶有電荷的大面積metal,較慢與gate連接,
5 B" \- y8 R$ {) E但是top metal的rule遠大於一般metal,個人覺得使用上一層就能
, w# p7 W: ~, l: }1 J達到效果,也就是暫時中斷那些電去燒毀poly gate.
一般來說我公司designer都不會在spi檔上加diode,因為出現的
2 I6 m9 o' Y& f1 [& @error report是一樣的,但是在某些線上,會有其他的error.所以才會
用換層取代,只是不知道那些異常error發生原因.