Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 4274|回復: 13
打印 上一主題 下一主題

[問題求助] 請問圖中的M4,M5,M6,是做什麼用的?

[複製鏈接]
跳轉到指定樓層
1#
發表於 2008-12-3 11:19:02 | 只看該作者 回帖獎勵 |正序瀏覽 |閱讀模式
請問各位大大
% E( f. x2 p0 I* p2 r請問圖中的M4,M5,M6,是做什麼用的?
7 _/ j3 w/ Z+ i為什麼W=1U,L=20U,是為了提高阻值嗎?
' K1 N+ B' K! e6 c. a6 w8 V# c# `這樣疊3個MOS有什麼作用ㄋ?

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
14#
發表於 2009-4-9 06:37:07 | 只看該作者
如果只用一個MOS的話,那Length要為60um,( _  m* W6 f9 Z+ z: \( ]+ k- T
若用3個MOS的話,那Length則可為20um+ A* K% D6 i" O7 `5 T
對於layout來說,因為你MOS的Length太長對於實際空間的擺放會造成其他元件擺放上不好放置的問題7 N1 ^8 N  f1 `6 t
故而,通常會把很長的一個MOS拆成數個MOS的畫法
* p, a  l+ s1 x, `! K2 y除此之外,在SPICE Model中,通常會有Maxmim Length的限制,使用過長的Length並不是一個好習慣
$ W( j; b! m- k8 D+ @/ k6 w8 u因為那會使你MOS的元件特性會落在比較極端的區域,如此一來反而會衍生出不必要未知的變數出來
13#
發表於 2009-4-8 01:41:58 | 只看該作者
這樣做的意義在哪裡呢?能增加什麼嗎?阻抗嗎?這樣做輸出擺幅會掉吧?
12#
發表於 2009-3-31 11:20:09 | 只看該作者
原帖由 basil 於 2008-12-13 11:43 PM 發表   r" |, K3 W7 N$ C$ j( H
有公式可知VGS=VT+sqrt(2*Id*L/(un*Cox*W))(假定工作饱和区)
3 ]& W4 V7 F  F7 c7 n$ {三个相同的管子串联,沟道长度=3*L,这样就可以提高VGS电压,
" x' |2 G% R) D: |$ U1 o* I& Z8 y增大管子开&#215 ...

" B1 }" ~  p+ }7 ~; m/ T那逐級導通 為了什么呢?有特殊的用途麼?
11#
發表於 2009-3-30 14:18:16 | 只看該作者
fmgay 和 basil 這二位應該回答得很清楚了~* M* J6 y4 W  g/ ~) m# p% h

5 O0 u8 S8 r8 R上面的二位要不要想一下 或是跑個模擬就會比較清楚了吧??
10#
發表於 2009-3-24 21:14:23 | 只看該作者
同问,为何不采用一个管子??????????% B/ H, Z( N" C: w* {5 S+ P
}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}}
9#
發表於 2009-1-9 10:09:46 | 只看該作者
为什不直接采用一个管子
8#
發表於 2009-1-8 17:22:46 | 只看該作者
首先,三个mos管串联和一个管子是一样的,
6 k. q  e. F. z; E# |至于为什么要画成三个管子,我觉得是因为foundry给的model中有限制器件的栅宽小于等于20um,这个限制在分段式模型中仿真器就会报错,为了避免仿真器报错,通常将栅宽很长的器件分成几个器件串联的形式.
7#
發表於 2008-12-13 23:43:20 | 只看該作者
有公式可知VGS=VT+sqrt(2*Id*L/(un*Cox*W))(假定工作饱和区)
9 u0 c& ^# w& n( _" \/ V4 E! u- @三个相同的管子串联,沟道长度=3*L,这样就可以提高VGS电压,
7 {" F4 V; f- B1 ?6 i& P6 F增大管子开启电压。# Z. w1 {( _$ [) g; _; N: l3 p; l
至于为什不直接采用一个管子实现的原因,我想:一方面是固然有画版图的
7 |# C# X% U3 c6 K4 R% F+ Q9 _因素,另一方面可以看到三个管子的VGS的电压是不一样,三个+ N' i- G; y* s+ e
管子的导通的顺序是不同的,这样就是逐级开通,从M6到M5,再到M4,而采用
' T: t) x4 D$ P6 L) J8 F. }4 C单个管子就不能实现这个功能,大家可以仿真一下,两种转移曲线是不一样的。
7 j. r/ I) z' C( H; }& E
/ Q2 C+ q( v' B8 E; t[ 本帖最後由 basil 於 2008-12-13 11:47 PM 編輯 ]
6#
發表於 2008-12-13 21:56:06 | 只看該作者
原帖由 semico_ljj 於 2008-12-9 09:54 PM 發表
* t- m* X1 ^$ n0 e- A5 Q有没有注意到设计成3个串联的1/20,和一个1/60的NMOS有什么区别?考虑过麽?

/ P  ^: |4 N2 W& C7 {我觉得相对单个管子,这种并联的静态功耗比较小,因为电流比较小!
: f9 Y) J6 ]# M5 @& H$ Y0 ?5 S  k% U5 H
[ 本帖最後由 Zuman 於 2008-12-13 09:57 PM 編輯 ]
5#
發表於 2008-12-9 21:54:16 | 只看該作者
有没有注意到设计成3个串联的1/20,和一个1/60的NMOS有什么区别?考虑过麽?
4#
發表於 2008-12-9 18:06:20 | 只看該作者
明白∼
1 x) j1 h+ g. \" R" ]- r/ ~3 I2 W只是,这电路图没有画完吧?5 z5 U" |2 Q! Q. X6 a2 v9 S
怎么前面一个inverter没有输出???后一个没有输入???
3#
 樓主| 發表於 2008-12-4 15:33:11 | 只看該作者

跑過模擬後

原帖由 hyseresis 於 2008-12-3 11:19 AM 發表
+ M& Q! X- F  u- D請問各位大大
# v- @1 Z' k" K2 @) |請問圖中的M4,M5,M6,是做什麼用的?1 }* k7 i( n9 r
為什麼W=1U,L=20U,是為了提高阻值嗎?# s6 ]% b9 A% V. T% B' Y1 M& p9 z
這樣疊3個MOS有什麼作用ㄋ?

: D1 x6 |. v0 s& b: ~: A. e: v. a
) I% z6 h7 V. n自己跑過模擬後就知道了0 v4 R4 r3 e+ e, s0 ~! @# a: A
原來功用是可以拉高threshold

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
2#
發表於 2008-12-4 09:52:57 | 只看該作者
這叫MOS串聯,. C5 j( U* i; d2 w
M4-M6可以看成是一顆, }3 |) q' I# g7 I4 b
W=1u, L=60u的MOS* L5 l/ L2 L- N6 z# g$ `, c
" P6 f1 G3 |" Y' J
這是為了把input threshold向上拉高
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-9-28 04:36 AM , Processed in 0.189011 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表