請問Xilinx CoolRunner-II Starter Kit 該用VHDL或Verilog ?

boltnut

小弟手上有個Xilinx CoolRunner-II Starter Kit (XC2C256), 想要做個
DE (Data Enable) 訊號分離成Hsync/Vsync 實驗,
' [$ m& u1 v( I7 U, f請問 該用VHDL或Verilog來設計 ?
+ R3 a1 H8 @8 v0 R
, e! j! q  ?9 I' r8 \我正在下載安裝 ISE Design suite 11.1,
  \2 V( o7 _# P# Y( v不知會不會殺壬雞卻用牛刀?

tommywgt

隨便你用都行

boltnut

回復 2# tommywgt

/ m6 M' F6 h' P
' G5 |7 R; |1 A& z    我安裝Xilinx ISE 11.5 後,有
1) ISE 11.5
2) iMACT 11
+ ~1 ^& `& y! H, d8 U( K4 K& r& {3) PlanAhead 11
4) ChipScope 11

' I- _: j# F$ m+ v) o請問這些ToolChain 的工作流程為何?
有文件說明ToolChain的工作流程嗎?

tommywgt

1) ISE 11.5: Xilinx的整合開發環境
2) iMACT 11: JTAG的燒錄環境
3) PlanAhead: place用的tool, 不建議初學者使用
3 X) ]3 x: r9 Y+ u  }" v4) ChipScope 11: 類似Logic Analyzer的工具, 很好用, 但是只能在FPGA中使用
( p& {! q/ c' N/ M" q3 I4 H; G: G
建議你去找代理商的FAE要你所需要的資料

russell

Hi,
4 W0 C' n- M7 c; [8 Z
您需要的資料, 我寄到您Gmail囉! 請查收! ^^

sieg70

russel, 請問我可以向您索取這份資料嗎? thanks! 請寄到  s i e g 7 0  @ y a h o o . c o m . t w

pompom7788

感謝大大分享喔~~~~

8 t% ^3 _6 ]1 n( y3q~~~