如何實現layout

deg326

請問一下在.35um的p-sub製程中，如何將nmos的body和source接一起，而不接地?

man52013142002

沒辦法吧
" N) a9 u7 L, S, Q5 p7 V
不是違法電性

) f! R% D& z; m6 a5 r8 g+ f  _我是這麼認為啦
6 m% D4 m" L' Y1 C1 S% x$ e
7 ^; B8 \& s' N  S# G可能有錯誤=.=+

yalon

Dear deg326 :
- a' o( \8 ^% U+ a 你要把 nmos 的 pwell 跟 P-sub 隔開,
3 c. A1 K: a# U$ c+ S* }, r Process 上你就須要有 Deep-nwell 這一道製程 (dnwell).

如果沒有 整個 nmos 的 buck 是跟 substrate 是連在一起的ㄛ.
* m4 P9 Y5 a+ J5 U+ {# ]6 ~9 z
" L1 [! u  _3 r+ S' g3 L& X共勉.
$ w: X- G$ G8 I- f. ~

deg326

感謝各位大大的回答，小弟要的答案已找到= =+ 。
$ p1 q5 C8 @- L# B/ l. J+ N在我使用的製程中，不是twin well，也就是說沒有dnwell，所以只好改變接法了。

skeepy

很多製程不是都有ISO NMOS提供給使用，
這樣NMOS的S%B就可以不用接GND。

deg326

小弟剛找了一下
lvs檔中並無iso
6 `/ C3 o1 F) Z# f, ~不過還是感謝大大提供這訊息
! G! |, a; K  D+ F! t; J至少以後要這樣做的話
6 b( b  y' M4 t. t, _* Z可以有個概念