Verilog、Design Compiler、Nyquist-rate ADCs design開始上課囉!

cictraining

Verilog、Design Compiler、Nyquist-rate ADCs design開始上課囉!

歡迎各界學員報名參加! 名額有限，請各界學員把握機會!

* 「Verilog設計實務」6/22新竹開課

本課程為今年10月份CIC首次舉辦之數位IC設計能力鑑定的必修課程之一，歡迎有興趣參加之人士，踴躍報名課程。

本課程介紹Verilog之語言結構及設計應用，配合上機實作，讓學員得以充份掌握Verilog語言特性並了解如何實際應用於電路設計上。除此之外，本課程也會說明硬體合成語法以及Testbench的撰寫技巧。

本項課程特別邀請晶片中心資深講師吳建明博士進行授課，吳博士在Verilog領域多年的設計經驗，並帶領多項的系統開發計畫，經驗非常豐富。由於機會難得，請大家務必及早報名，以免向隅。

* 「數位IC前段晶片設計(Design Compiler)」6/22台北開課

本課程主要導引學員如何將自己設計的Verilog Code，根據電路環境條件及所需之速度、面積、功率等，進行電路合成與最佳化技巧。最後會依據合成的結果做分析，可再度調整CHIP Performance、降低功率消耗量、減少更多的面積之方法。

本項課程特別邀請晶片中心的Logic Synthesis 專業講師王旭昇先生授課，王講師連續五年榮獲本中心的優良講師獎，上課學員佳評如潮，有此需求、有興趣的學員務必及早報名!


* 「Nyquist-rate ADCs design」6/22新竹開課

本課程將介紹Nyquist-rate ADCs之三種常見的架構：Flash、Pipelined、SAR。課程的重點在於說明每一種ADC的設計考量，以及近年文獻所發表的新穎設計技術。

為了提供各界IC設計工程師可以深入了解ADC的設計技術，特別邀請成功大學張順志教授進行授課。張教授不僅是學生心目中教學非常認真的教授，更是世界頂尖的ADC設計大師之一，近年來在ISSCC及VLSI發表過無數篇ADC相關論文，其中包含超低功率SAR ADC，FOM僅11fJ/Conversion-Step，更是當年度Low Power ADC設計的世界紀錄。請把握這個讓您與頂尖ADC設計大師學習的機會!



■報名網址http://www.cic.org.tw/cic_v13/els/els_main.jsp，詳細報名流程及報名須知請上網查詢，即日起開始報名，名額有限，額滿為止。

■上課地點 CIC新竹訓練教室/台北科技大學綜合科館511教室。

■收費標準 每門課程學員自付額5,000元，特定身份學員自付3,000元。 [原價10,000元，一般身份學員由經濟部工業局補助50%，特定身份者補助70%，特定身份係含低收入戶、原住民及身心障礙者，3人(含)以上團體報名，請聯絡服務窗口可享優惠價。]

■聯絡窗口 林小姐 電話：03-577-3693轉144E-Mail: yclin@cic.narl.org.tw