Latch-up 是什麼意思?

smartpor

Latch-up 是什麼意思?
4 G' B% f. z+ J) `layout要如何避免?

skygardon

據我所知，應該是CMOS中很重要的閂鎖效應，應該防止這種效應的發生，否則CMOS存在寄生效應，使得沒法正常工作。我沒有做過layout，但是你可以分析一下版圖結構，不讓其存在寄生的導通的晶體管就可以，可以在摻雜區和襯底做些文章。我也是新手哈，希望高手來解決這個問題！

m851055

幾乎所有的半導體書籍都有相關的說明，練習自己查書，較容易記住喔。

ljh

簡單的來說, 是CMOS中P difusion -> N well -> P substrate -> N diffusion 的pnpn導通
9 [( P6 u; ?3 ?+ L; E9 \( i導致一電流latch 住. 通常發生在I/O PAD端, 但也有可能發生在internal circuit.
! [+ J9 Z5 f$ e; a9 t) }* a可以去查一下相關資料.

hyseresis

A latchup is the inadvertent creation of a low-impedance path between the power supply rails of an electronic component, triggering a parasitic structure, which then acts as a short circuit, disrupting proper functioning of the part and possibly even leading to its destruction due to overcurrent. A power cycle is required to correct this situation.

vincentjox

Latch-up的問題
1 m) |/ n8 P2 b9 P& _4 d只要是半導體書都有介紹
' E+ s  `* Y* Y7 ~, g! _! E建議你去翻書
& T4 p7 Q6 x; `! h" a7 g圖解會比文字解說來的詳細