英特爾於國際電子元件會議公布包括第二代HIGH-K /金屬閘極相關技術細節 $ v, v4 H- {: v4 I- T! g) C3 x' g
# X9 X0 l* m/ b0 c
英特爾預計本週在美國舊金山舉行的國際電子元件會議 (International Electron Devices Meeting, IEDM)中,進行簡報說明32nm 製程技術細節,顯示該公司將依計畫於2009年第四季運用這項新世代製程技術投產,以推出更大能源效率、更高密度、效能更強的電晶體。英特爾將於該會議上提出七份簡報,分別摘要如下: : T7 e. N' i: [% s: T
+ W/ z8 @$ o# b {
「32奈米(nm)邏輯技術採用第二代High-k + 金屬閘極電晶體、強化通道應變、並採0.17um2 SRAM單元面積的219Mb陣列」
9 ~0 @4 T H) h5 t% K$ \7 S* F(“A 32nm Logic Technology Featuring Second Generation High-k + Metal Gate Transistors, Enhanced Channel Strain and 0.171um2 SRAM Cell Size in a 291Mb Array”)( K; D+ L" v) S7 E+ y
- ^2 V- m" L+ b$ y5 M7 V7 W
Paper 27.9,美國時間12月17日週三
6 F9 t8 x3 T5 b# A# K2 X2 |英特爾32nm專案經理Sanjay Natarajan將描述32奈米世代邏輯技術,包括採用第二代high-k + 金屬閘極技術、重要圖層 (patterning layers) 採用193nm沉浸式微影技術 (immersion lithography)、以及強化通道應變 (strain) 技術。這些電晶體採用9Å EOT high-k閘極介電質(dielectric),雙頻金屬閘極(dual band-edge workfunction metal gates)、以及第四代應變矽晶(silicon),使其NMOS和PMOS驅動電流(drive currents)在至今公開的技術中首屈一指。在2007年9月首度針對291 Mbit SRAM進行測試,展現極為優異的製程良率、效能和可靠性,該測試品單元面積為0.171 um2,上面有超過19億顆電晶體。英特爾以兩年為一週期,持續開發新世代邏輯技術,大幅改善密度、效能和能源效率。 |