菜鳥求問 - 釐清觀念

mrj0702

各位先進你們好：
　　小弟應該算是初次"認真"接觸數位IC。所以想釐清一下自己的認知是否正確，之後的資料自己找起來也比較有頭緒。
/ g. Q0 x! r1 Q$ o9 z" j+ ]
在學校的課程中大致上知道數位IC的流程如下：
4 g& c4 {# b" A6 f" d6 k根據需求，先寫個基本的流程。
* n& E- w& c; @" }( E然後利用Verilog HDL(或VHDL)撰寫之後，在ModelSim(或QII)上進行模擬。
如果正確，再燒錄到 DEII(或FPGA)進行平台進行再確認即可。
0 I. H1 e1 x8 k) S0 E3 B- n; Y
但是，如果要做成可以下線的IC(MOS那種)，中間不是需要將 VHDL code透過軟體自動合成電路(Layout)，然後再進行DRC、LVS...等驗證嗎？
" ]; G5 k% Y* k3 r  X+ d這算是Referenced Flow for Cell-based IC Design 嗎??
" D" b7 x1 K- F7 g; d1 y
7 S' L$ E$ j# F/ p再請問，電路合成軟體一般都是使用哪一套工具?是Synopsys的工具?還是Laker?
! X# j4 [" T, n$ b4 H4 X' y
麻煩各位先進幫我釐清觀念，越詳細越好，謝謝！

seraphim0512

第二個問題的話，我是使用Synopsys做合成，是學校提供的。

sieg70

, C7 y3 M8 C. P: G5 O/ j
) |" f* F3 I4 J你的經歷只能說是數位ic設計中的一環 (prototyping).

$ @/ F. M9 D: _! ~. C2 Y數位ic設計, 以學理上大致分 design entry , synthesis, PAR 這幾個過程
4 ~$ U$ Q# S. H. s( }3 N其中每個環節都有不同公司的產品可以選用, 比如 synthesis 這環就有synopsys的 design compiler 跟 cadence的RTL compiler
還有在各環節間還有驗證的問題, 從simulator到更完整的 prototyping, 也有不同的公司在做.
所以, 只要是做ic設計的, 一定都會組合出一條 完整的 tool chain, 從最前面的 design entry到最後面的 PAR, validation, 都會選好 tools, 這就是所謂的 DESIGN FLOW.(有錢的公司就會買比較powerful (貴森森)的工具, design flow也會更完整, 沒錢的公司買的工具就比較陽春, 就要靠員工的肝來補...噁, 我不小心講出來了...)
7 h0 Q8 R# L5 b設計會成為一個流程, 你要一步一步走, 這其中又會牽涉到管理, 工具程式 (都是為了降低成本與開發時間, 及提升效率) 以避免投片後生產出來會哭哭....

- V, K4 D$ B9 R( w0 Z# |2 K( W+ y而根據你所說的部份, 是最後面validation過程中, 大都會採FPGA protyping的方式來確定所設計的電路功能是否work, 來決定是否再往下走 (看要不要下線)

若要更清楚的話, 請到CIC去上課, 投資一下自己.
7 Y1 v' U. o6 k9 z

1 C0 f, @" ?( w. P: c. h$ j
0 J" X* }8 y& D* O
* d  O* E. f0 Y2 L% c
- |/ Y4 y. u0 p. \/ [3 G+ o
2 x: ]+ v$ b4 o