請教 Synplify "reduced to a combinational gate by constant propagation"

kuhwakimo

請教 Synplify Pro9.6.1 Warning Message
/ q3 ~9 l3 a- l6 h% j: JSequential instance sLateCol_p has been Sequential instance sLateCol_p has been reduced to a combinational gate by constant propagation
# H5 [) o) D; f% F) Z% W
請教個問題，下面是Synplify 9.6.1 出現的Warning message ,
3 H4 }1 W6 d1 O  k! C! S+ R請問這是什麼意思　??
5 Y# i* r! X  a% p' t& L9 N+ I我由字面上的理解得到的猜測是，將一個本應該是FIFO Sequential circuit ,合成為 Multiplier Combinational circuit
! V; T7 z; Q. m6 L為什麼　ld_tdr_cur_f　會被合成為Combinational, 但是 dly_tdr_wrn 卻不會 ??
3 a0 {- ]! O( S' R! K誰有相關的經驗嗎 ??

1 X5 |* V, E9 [/ C1 `$ A) g+ b. O& q@W: MO129 :"\projects\dm8606c\rtl\tff256x64.v":932:3:932:8|
( p7 |5 ?2 u/ T) \# d* oSequential instance ld_tdr_cur_f has been reduced to a combinational gate by constant propagation
* U5 L6 k8 B3 w( J* i
9 S, i8 x  D7 x( o$ S0 q
     reg ld_tdr_cur_f;  
     reg dly_tdr_wrn;
   //------------------------
2 x4 h; T+ N( `# l% k3 I   // delay 1 clk
   //------------------------
% t3 T2 F% `$ e4 o; c   always@(posedge sclk)
   begin
1 u- q5 W7 O6 O' |# d2 o4 `1 m      ld_tdr_cur_f <=#td1 ld_tdr_cur;
* J0 E" U! J5 S: |+ v      dly_tdr_wrn  <=#td1 tdr_wrn;
6 d# v& l2 h$ w0 Q/ `! ~6 G$ @, T- T1 d& F   end

// 下面是 ld_tdr_cur_f , dly_tdr_wrn 的loading
% H+ K# q) Q4 t1 x0 ^
4 h7 s8 V7 A' d2 S( U  y, x   always @(posedge sclk)
      if (ld_madr & !wr_nxt_tdr)  
         wr_save_1st <= #td1 wr_counter;
      else if (ld_tdr_cur_f)      
9 x3 E( V" Y# L         wr_save_1st <= #td1 wr_save_2nd;
6 r& I* N+ W$ V; ~" ?) R# Z3 x
) o' l! P$ @# H) S/ b! y
5 N7 O0 [* U1 {1 s9 j   always @(posedge sclk or negedge rstn)
      if (!rstn)      
8 G7 y7 U: g- T$ |         rst_ff_pt <= #td1 1'b0;
$ h) e9 l7 f1 ^      else
3 I9 x) F7 }" a2 }: b; l  V         rst_ff_pt <= #td1 (!tdr_wrn & dly_tdr_wrn & tdr_empty);
         

% ^8 p% }6 V6 e; Q% j
   always @(posedge sclk or negedge rstn)
+ p* w. p4 x+ c      if (!rstn)      
8 y# S, ~8 ]  w0 h3 d# @+ z         rst_ffpt_sync <= #td1 1'b0;
& U# p7 J1 Q+ |* J      else if (!tdr_wrn & dly_tdr_wrn & tdr_empty)
         rst_ffpt_sync <= #td1 1'b1;
: I# O: w& p# d  j. C7 n, y      else if (rst_ffpt_clr2)  
         rst_ffpt_sync <= #td1 1'b0;

yadog

不清楚要实现什么功能

& `4 p$ i1 f0 {但是在写法上有些问题

if (ld_madr !wr_nxt_tdr)   这句是否笔误？ld_madr ，wr_nxt_tdr是两个信号把？
. L% k8 I, A2 ]7 J8 @
另外if else if写法均不完备，建议将else项完备

kuhwakimo

是貼上去的時候出現亂碼,更正如下   
//------------------------
   // save start pointer for 1st pkt
# ^# u" [) I' j4 b8 I   //------------------------
   always @(posedge sclk)
7 g4 y+ r! \) q      if (ld_madr & !wr_nxt_tdr)  
         wr_save_1st <= #td1 wr_counter;
9 n1 U5 S: F2 s8 V- E! G      else if (ld_tdr_cur_f)      
         wr_save_1st <= #td1 wr_save_2nd;