layout N-well 超過解決方法?

davidwww123

請問各位大大有什麼方法解決這問題嗎?
或者有什麼建議~謝謝^^
  @' C$ t% n. h" X7 m  G
& \' b' k& m) @( E1 N' `4 j0 L加了N-Well就出現以下的錯....
. C6 \3 p% W8 ~- n9 d2 i感覺是畫太大...
不知是否有別的方法解決??  除了重畫....
' |: x2 w7 Q, A' r" F" u. [感恩~

0 F0 Q' C3 Q/ ^7 b& s7 m) TDRC錯誤:
LATI.3A {@ N-well PICK-UP to PMOS max space < 20um
: G3 M+ w* S9 s/ D  PASD NOT NPKUP}

m851055

哪些是NMOS哪些是PMOS請說明.............

davidwww123

全部都是PMOS
4 c. ?7 j" B0 p5 H+ h4 T; `全部都是PMOS
全部都是PMOS

m851055

改用較上層的metal做跳線try it.................

motofatfat

這個問題是 body 離太遠  不是 NWELL 畫太大
1 q, Z" ?. J9 p7 J  N! R應該是中間的MOS 離邊上的 BODY 超過 20 UM
. X2 D2 r/ D. P- o+ e看能不能在中間 跑線的下方加 N+ OD 當BODY
0 |  z; r% y! Q* v% ^9 P由兩旁加 CONT 和 M1 中間沒有 也 還好
# M( \- d9 r; p試試看ㄅ

小包

hi~他的意思是說你的pmos沒有達到latch up的rule，上面有說明你的pmos到bulk GR要小於20um，所以你每40um就要一個n+GR。

clarkhuang

原帖由 小包 於 2009-10-19 12:50 PM 發表
) ~- v4 n% s" f& T+ Lhi~他的意思是說你的pmos沒有達到latch up的rule，上面有說明你的pmos到bulk GR要小於20um，所以你每40um就要一個n+GR。

. j% b  Y5 M1 J  L

3 l9 D( b3 l1 K6 R6 U! [4 \0 B同意上面大大 說的喔

8 C( n' R! \2 A0 m7 D她的意思就是這樣  不過好像應該是每20um就要加一個  是40um嗎??   感謝

小包

因為他在report上寫pmos到nw pick up要20um，而不是pick up到pick up，所以以mos來說左右20um或是上下20um（其實只要一邊<20um就ok了，譬如說左邊19um就碰到GR），所以相加一共是40um，也就是說n+GR的OD到OD最大只能是40um，這樣包在裡面的mos到pick up的spacing一定會小於20um。就是一般所說的latch up rule。design rule上通常都會定義哦~
$ m5 u2 I( M) A" `
/ ]9 q! Q5 \! g  r6 ^[ 本帖最後由 小包 於 2009-10-19 11:27 PM 編輯 ]

davidwww123

原帖由 motofatfat 於 2009-10-19 10:01 AM 發表
( [$ |$ V9 A- l( S( `# U4 H這個問題是 body 離太遠  不是 NWELL 畫太大
* I0 X$ T) M1 g( ~應該是中間的MOS 離邊上的 BODY 超過 20 UM
3 U$ O; I' ]) Z6 [看能不能在中間 跑線的下方加 N+ OD 當BODY
$ }8 m+ `5 ?2 P1 b! }3 \6 G6 s由兩旁加 CONT 和 M1 中間沒有 也 還好
* R& E! C, H' }! m# a/ B4 U試試看ㄅ

3 d* m$ M, |/ w1 F1 C! g4 g% x3 O" P感謝~motofatfat前輩的方法!!
讓我解決問題了! 謝謝

YuanII

感謝大大的告解!!
' y8 E' D% i5 ~7 I6 Y問題已解決~感恩