layout LVS錯誤的問題?

kimi760712

請問一下我LAYOUT玩了跑LVS接線上應該是沒甚麼問題但是我的MOS都會出現"bad component subtype"的錯誤?
& g& V) }  Q* A. d# C麻煩大家幫忙我除錯?

motofatfat

有可能是 type 名稱無法對準
( k! h; s; j6 Y8 m2 G例如 MP---> PM  ; PD -- > PMOS3V
4 k% p9 I) O, q: S4 ~把REPORT PO 上來
比較容易看出問題在哪

levis7119

"bad component subtype"如果我沒記錯的話,應該是說你的MOS形態錯誤

  Y, F; N# s3 ~+ @0 X3 [6 n你看看你的PMOS有沒圍上N-WELL,也是要看你用的製程有沒特殊的層

! F$ ]+ _9 }2 Y$ d可能就是那伊曾你沒畫上所以你的MOS都認不到

wiwi111

多是出現在spi 和你command file 內MOS 的型式不同而造成,
檢查這兩個地方,改成相同即可

oric

應該是如同wiwi111所說的  你可能layout 上是畫 low Vth的NMOS 但是 netlist檔的NMOS命名是 nch
再check一下吧~

agou

可能是比對的 netlist file 沒有將 nch 改為 n
+ {. D0 Q+ ?) ~! K                                          pch 改為 p
nch 、 pch 是跑hspice simulation用的,
用於Calibre LVS 的netlist則要用 n 、p
試試看！

fuwangwang98

对，，就是电路网表和版图生成网表 的模型不一样

glenray

試試看agou所說的方法應該可以解決

bruce8850

首先 先看一下你是用哪種製程
在看看哪裡需要改
一般來說.35的話
% G( x. \5 p7 I% ?$ dPM要改成P
NM要改成N

hiyato

打開lvs的command file直接看MOS的定義，然後再做修改。

agou

不同家的定義的確是不一樣,
cic 的和 tsmc 不同,
! k& D0 R* z7 q! o( _' g+ @9 I看清楚吧~