关于design rule中max current density

pph_cq

通常design rule中都会提供一个metal跟via的最大电流密度，这个rule是在什么条件下得到的？
在设计power mos的时候一定要按照这个rule来计算metal的宽度吗？如果电流密度超过1-2倍会怎么样？芯片会失效吗？

pph_cq

在很多已经量产的power ic中，电流密度都超过了design rule上的最大值，那比较稳妥的经验值是多少呢？有人说是3倍？毕竟在metal layer比较少的情况下，完全按照design rule的值来计算，要流过几A的电流是需要很宽的metal的。

semico_ljj

如果电流密度超过1-2倍会怎么样？
这个很难说，TSMC 可能没事，其他的难说！
再说这个和使用环境有很大关系！

kenliao18

一般来说,设计都应该留有裕度的.但是在比较关心面积的时候,可能不希望牺牲太多面积去走线.但还是不希望超出金属所能承受的范围.尤其是超出太多,而且是持续大电流的话,估计就比较危险了吧...
另外一个受影响的就是使用寿命啦!比如按照要求设计可以使用十年,超出范围了,可能只能用上两三年了.
2 j! ^+ ^, q& C- H% r6 F; c个人看法而已.