關於做gate level時要如何產生hcell list?

camilla

各位前輩~
6 I. x4 R  k3 J; i
  想請問一下,在畫完layout後,要進行gate level的模擬,要下的指令為:
, [, O7 L8 c  S$ ]1 P    calibre -lvs -hier -hcell hcell_list -spice svdb/top_name.sp rule_file | tee lvs.log
3 Z- T/ d% x+ \+ k7 }    calibre -xrc - pdb -rc -hcell hcell_list rule_file | tee pdb.log
    calibre -xrc -fmt -rc -hcell hcell_list rule_file | tee fmt.log
2 K7 `! F( ^; E  F% s5 J  那其中hcell_list是要如何產生呢? 我看lvs report都是顯示所有mos數目,不像網路上是顯示
- l' V+ `7 t5 l8 @. C! M 等效的cell數目(例如and、nor...),是不是我在執行lvs時要在加別的指令進去呢?
; _7 W) R# t. Y5 R  
0 _* m0 B% P. _* g  請各位前輩幫小妹指點一下.謝謝!
  我學校calibre是2008版本的.

linger809

创建一个schematic,将所有你用到的门级symble全部调入,然后出一个spice,用skill(tcl,perl也一样)写个脚本将ＳＵＢＣＫＴ后面的名字抓出来,然后再print２遍(如果你schematic 名字与layout是一样的话,不一样的手动改一下),hcell就出来了,注意的是,hcell前面表示的是schematic的名字,后面才是layout名字.