|
All Programmable 7 系列FPGA目標參考設計
- d+ o. W# x' f/ Y0 q9 p+ v& W3 s/ `, c- v* [0 y4 }
隨著Vivado設計套件2012.3版本的發佈,賽靈思可擴充其支援Kintex™-7 和Virtex®-7系列 All Programmable FPGA的目標參考設計 (TRD)陣容,協助設計人員進一步提升設計生產力。目標參考設計具備預先驗證、效能最佳化的架構設計,而且可讓設計人員針對客戶的客製化需求作修正。
4 _. L$ c$ q/ @+ I9 N1 D
/ @% G! ?3 m) S+ m* }% ^· Kintex-7 FPGA基礎目標參考設計透過高度整合的PCIe®設計展現了Kintex-7 FPGA 的功能,而高度整合的PCIe®設計則運用效能最佳化的DMA引擎和DDR3記憶體控制器提供10 Gb/s的端對端傳輸速度。
" B6 r. ~3 S- v( f" }' m1 \* [9 Z) |9 T3 y$ U m. k. M# V0 ~
· Kintex-7 FPGA連結目標參考設計提供高達20 Gb/s的單向傳輸速度,其搭載了雙網路介面卡(NIC) 、Gen2 x8 PCIe端點、多通道封包DMA、DDR3緩衝記憶體、 10G乙太網路MAC,以及符合10GBASE-R標準的實體層介面。, c% q9 n1 l; K0 m& h2 W. D& e
! P, X& V9 t( H6 R, A! q· Kintex-7 FPGA嵌入式目標參考設計提供了一個完備的處理器次系統,內含GbE、DDR3記憶體控制器、顯示控制器,以及其他標準處理器週邊功能等完整功能。+ E m( o; B7 I7 B. c0 m3 A8 v
+ p; V( ~! \3 C, e/ F
· Kintex-7 FPGA DSP目標參考設計包含了具備運作時脈可超頻高達491.52 MHz的數位升/降頻轉換功能的高速類比介面。" e' M' i6 X( {' O5 B9 v
4 _+ a ]8 s6 Y+ M+ D. z X 全新Vivado設計套件供應時程
" Z/ I! b. z6 O6 T/ R- j4 C1 V/ o7 A. `( S7 \
賽靈思將針對尚在保固期內的ISE設計套件邏輯版本和嵌入式版本客戶提供Vivado設計套件,而ISE設計套件DSP版本和系統版本客戶則可獲得Vivado設計套件系統版本,其中包括Vivado高階合成工具,客戶皆不需要支付額外費用。 |
|