採用 90 奈米 (nm) 快閃製程 新一代微控制器(MCU)將是全球頂尖效能與最佳編碼效率的CISC裝置! K; I- m! ]) |1 G; v. o
6 B9 r* N; M9 i2007 年 11 月 8 日,東京訊 — 瑞薩科技今天宣佈已完成創新型 CISC(1) (複雜指令集電腦;Complex Instruction Set Computer) CPU 架構的設計工作,此種架構將為瑞薩科技新一代 CISC 微控制器 (MCU) 的程式碼效率、運算效能與電耗,提供無與倫比的功能。採用此新架構的系列產品將以 「RX」 為名。" F4 e, {; h- a( F4 w
- [( t- T/ W$ Z; x' `1 u8 @
RX 是率先採用瑞薩科技 eXtreme MCU 核心的系列產品,勢必在未來數年中為許多末端系統提供優異的效能與多樣功能。瑞薩科技預期,以新 CPU 的 16 與 32 位元版本為核心的 RX 裝置上市時,將加速擴展 MCU 業務,並支持瑞薩科技實現「普遍的網路化社會」的願景。
# R: j1 _3 T: C3 c+ U2 }8 r2 ?4 C, s* O8 Y+ P
目前的嵌入式系統因涉及較為複雜的設計,需要較高的效能及多種功能,並需使用先進的技術,因而使系統複雜度與程式大小均隨之增加, MCU 便必須執行得更快、且效率更高,才能即時執行大型應用程式。5 f8 k5 M$ p* m- Q# W0 N# c1 k
7 j' Q1 b6 o+ e u瑞薩科技執全球 MCU 供應商牛耳(2),已擁有廣泛的 MCU 產品組合,其中包括針對 16 與 32 位元市場的 M16C、H8S、R32C 與 H8SX 系列。全球對於這些泛用型微處理器的需求強勁,加上預測市場將繼續成長,尤其是 32 位元市場,激勵瑞薩科技挹注龐大的 R&D 資源,催生新架構問世。* H1 q; m, j& J% i" ~
; V% R" z9 W! f5 P1 f2007 年 5 月宣佈圓滿達成目標的嶄新 RX 架構特性如下:$ C3 [+ r) k/ l
1 ^% n" ]( y. l( x7 z: a1.最高操作頻率:200MHz
9 l5 w% T$ t1 g- D2 s2.運算效能 (MIPS/MHz):1.25 MIPS/MHz (Dhrystone v2.1 基準) 1 j/ j, F: a2 F1 F" n9 ]% G2 i8 n- K; m% K
3.高程式碼效率(3):與現有產品相較,目的碼大小減少達 30%; { D7 \# O$ a; F- [6 M5 a
4.低耗電:0.03 mA/MHz _2 r7 Y* w1 e* h8 k1 _* o" T4 |
5.與現有產品相容,且具擴充性
0 B7 o. e; V. w8 W' z: \+ l" i) m( R, C& w9 f
此具備強大 CISC 指令的嶄新 RX 架構將提供這些強化功能,同時將瑞薩科技現有的 CISC 架構統一為單一平台。新平台將相容於現有 CISC 產品,使客戶能保持已有的投資成果。首款強化型 MCU 預期將於 2009 年第二季供貨,主要的目標市場包括辦公室自動化、數位消費性電子產品,與工業系統。
' h( w0 o" z7 T) _* O5 o
' C; X3 k3 `7 Z; E7 h5 N- HRX 架構重要特性之其他詳細資訊
1 R% S F& U5 p6 \: e+ K6 s
) |% _0 C2 u4 h- ?% f& N) M- e• 快速與高效能 CPU — 新架構提供高速操作 (200MHz),同時每一時脈週期能處理更多指令:1.25MIPS/MHz (依據 Dhrystone v2.1 基準所測)。) i, G5 r& \- {* Y! K
5 X( F0 J/ Y' r( z新型 CPU 採用 Harvard 架構,此架構提供獨立位址與資料路徑,能在單一週期內執行指令與資料存取。此單週期功能也以獲得實證的瑞薩科技 MCU 予以測試及驗證。瑞薩科技為確保最高效能,在此架構上完成了包羅廣泛的設計與測試工作,結果此新架構藉由高效率使用暫存器、指令與位址模式而獲得完整最佳化。此外,它擁有 16 個 32 位元通用暫存器,允許 CPU 在所有可用暫存器中處理資料與位址。
- g. q, T2 E( M* m) K% X8 m j) x1 u3 q) |. b
• 晶片內建浮點數單位 — RX CPU 為提供高度精密的即時控制與多媒體應用,整合了關鍵函式,例如乘、除,與乘加累計,也建置符合 IEEE754 規格的 32 位元單精度浮點運算器 (FPU),以處理多種資料類型。FPU 減少資料處理工作所需的計算時間、數學計算所需的週期數量,以及回應任何發生事件所需的時間,因此即時效能獲得增強。
* R+ F9 f8 p/ t( k8 J
# k9 z' v3 U5 N, @( ^1 l# t8 ?• 程式碼的高效率使用 — RX CPU 核心具有 4GB 的位址空間,並支援 12 種類型的位址模式;其中包括 Register Indirect with Index 與 Post Increment。 新 CPU 核心支援從 1 至 9 個位元組的位元組單位可變長度執行指令,將 1 或 2 個位元組的指令指派至最常用的函式。所有這些增強功能使用較小的程式記憶體空間以編譯應用程式碼,因此降低整體系統成本。瑞薩科技預期新核心與瑞薩科技現有裝置相較之下,程式碼效率將增加 30% 之多。 ) W) d* p8 j) y- b; T
& ]) [2 L, C! q" u7 F+ F8 s( p* J9 ]
• 低耗電 — 將用於製造 RX 架構 MCU 的新開發 90 奈米製程,是低耗電、低漏電的技術。邏輯與電路設計上的提升,有效協助新架構在 CPU 全速運作時,使用中模式的耗電為 0.03mA/MHz 甚至更低。
1 E/ H7 l3 K! x( w1 u
. b" l4 X1 c) E6 S+ O1 m3 ]• 相容性與擴充性 — 瑞薩科技為提供客戶順暢的升級途徑,提升為較高效能的 MCU 或其他相容裝置,計畫為採用 RX 架構的所有裝置提供完整的開發工具套件。預期新工具套件將能簡化系統設計與應用程式碼的移轉作業,因此客戶能以較短的時間完成新產品的開發工作。新工具套件包括 C 編譯器,確保能重複使用程式碼,保護客戶在 H8 與 M16C 系列所做的寶貴投資。 1 _5 l# a) @/ a0 s
4 R( i; b7 z$ C/ E& t5 y$ ^" u f" \
附註: 6 H* a) ^6 C. x4 Q R3 }
(1).CISC 代表 “Complex Instruction Set Computer” (複雜指令集電腦)。這種類型的 CPU 架構使用複雜指令,能提升控制處理的效能與程式碼效率。CISC 與 RISC (Reduced Instruction Set Computer;精簡指令集電腦) 相對,這種 CPU 架構的設計目標是藉助於精簡化指令集與高速技術,提高資料處理的效率。
6 u9 x2 q: ^& O4 h) p; _(2).來源:Garter Dataquest (2007 年 3 月) "2006 Worldwide Microcontroller Vendor Revenue" (2006 年全球微控制器供應商收益)
! F% R2 @/ J) g5 z: D& Y(3).程式碼效率:程式精簡度的指標。目的碼的效率越高,用以儲存程式所需的記憶體越小。6 d7 p! R) m9 k/ t
; p- _' h/ E2 p2 O. Z! t6 B瑞薩科技新型 RX:CPU 核心規格
, z" r5 ]6 {) D2 a
$ W9 [1 H, b2 \6 ?3 ] 項目 | | CPU 核心 | RX CISC 類型 | 最高操作頻率 | 200MHz | 暫存器 | 32 位元 x 16 個 | 基本指令) m8 ]8 ] R/ ?$ d" Z1 L# s$ `( J
| 87 個
# n* ^+ ? }5 Q4 }! u$ [6 ~·可變長度指令格式 (1 至 9 個位元組)5 U8 n7 Q( e) P7 k: Y* j8 F! k
·支援 3 種運算元 | Endian 模式' c4 N, _9 X1 E1 Y" s
| ·Little-Endian 指令
; C, f; M" ~# V; }, j, W" W·Big 或 Little Endian 資料 | 位址空間 | 4GB | 定址模式
' r d! _& i+ u7 z7 g | 12 種類型
3 d3 j3 z5 _1 I3 [(Shortening register relative、Register indirect with post-increment、Register indirect with pre-decrement、Index register indirect 等) | 浮點數單位 | 符合 IEEE754 規格,單精度浮點數單位6 H& i! b0 M/ v, R5 \+ t3 ?: p
(支援加、減、比較、乘、除等) | Multiplier Unit (乘法器) | 高速 Multiplier Unit (32 位元 x 32 位元 -> 64 位元) | Divider Unit (除法器) | 高速 Divider Unit (32 位元 / 32 位元 -> 64 位元) | Multiply-and-Accumulate Unit (乘加法器) | 高速 Multiply-and-Accumulate Unit
" W: x8 e) o/ C- t' B8 F(32 位元 x 32 位元 + 80 位元 -> 80 位元) | MIPS 效能 (目標) | 超過 1.25 MIPS/MHz (Dhrystone 2.1) | 耗電 (目標) | 0.03 mA/MHz 或更低 |
|