鎖相迴路PLL Layout 電源及接地問題

exbogy

想請問版上各位高手前輩

小弟這樣的認知是否有錯誤

PLL的電路中有分RF(VCO及第一級較高頻的注入鎖定除頻器)、類比、數位三種電路
$ ^% V  f; \9 e  q( w. e) c
在接地時三種電路的地要個別接到晶片外在板子上再共地
" l* Q6 b  B( E  L; \& |
這樣是否正確

另外學長有提到說 過去曾經看過一篇文件上面有提到MOS的Body端的地應該也要分開

# W$ c) ^1 ^! C; R1 ^4 q還有電源的部分一般是否也都是要分開給RF、類比、數位

希望大家能給予指教

flyawayfc

我也不是很懂啊，同求。