bandgap layout 問題

lucky

請問大大：

          我的0.25 bandgap  PMOS 有五個size 設計在W=5  L=1   M=10~11 好像都太
4 r  w4 G1 |; Q5 G( B
                問題來了，把PMOS 並排在一起，這樣擺設好像太寬，這在DRC好像說太大了，

9 y6 E4 U* e  H/ y  v  A           所以我該怎麼解決?

7 L0 h% d& }( y6 E3 E, m0 S2 z                且DRC中顯示以下問題, 這些問題是不是因為PMOS 擺設過寬所造成的呢?

          1. Check LAT.3P
9 _2 E, m3 V  ~  L/ o! D     
                        P-Well Pick OD to NMOS space <=20um
, P% y' {: g% ?: P1 M+ U0 l; M   
                2. Check LAT.3N

                       N-Well Pickup OD to PMOS space <=20um

. y9 @# f. H" e7 r. \, X7 D/ f* ~4 F                 3.UTM30K.R1
. a, D4 I5 F) ^* @% H& n                          @ For core circuits of main chip
9 f1 k2 \5 B4 h6 }: Q/ T                          @Minimum density of UTM area. >=30%

' y8 O2 d" q. h! A$ ]& j               4. @Min M2 area coverage >=30%

liu.leon

你有圍guardring嗎??
pco nco cont 太少

terriours

回復 2# liu.leon
( S' w+ M% ?& M& S# Q! Q
  u2 T" |' w- @' Z/ P6 g! ?
7 T1 ^/ U$ o6 E    正解，应该就是这位仁兄说的。

Hugo_Chiang

這好像是ESD Rule?
MOS到Ring的距離必須<20um
畫大顆MOS且數量很多的時候能以偶數(如4,6,8)為一組，用ring包起來
! |" D& A8 |0 C7 V1 |再去兜出電路需要的根數

kerzon

以你得size 因該還不至於碰到

感覺是你pickup ring 太少  

$ N" w" w3 w' Y* p; ]/ e是否有完整為一圈   
. ~7 P1 w# }9 W+ e3 L( g8 Z
9 u" Q: P- {  h) r# ]/ _6 `: @* ]mos 中心點到 4邊   "上下"  "左右"   其中一組 小於20 應該會過

yjie62

以你得size 因該還不至於碰到

" `, c- m9 M, b感覺是你pickup ring 太少  

+ v6 Z! }& j$ m9 n0 e是否有完整為一圈   

: {+ I: Z- s# _9 o5 V" Jmos 中心點到 4邊   "上 ...
2 K6 w8 H- f: C/ h- Y" bkerzon 發表於 2012-7-13 08:58 AM

. G5 x/ w* z5 c( X) x% y/ V    真解，字数太少晕

liu.leon

回復 4# Hugo_Chiang

dabing

回復 1# lucky
: v3 K# R5 z5 Y" w9 c7 V
' [( a, y! C( Q8 w5 w6 M, g这种检查一般是针对latchup的检查