LAKER3中不能重電路圖中直接拖出mos 的原因

clarkhuang

如題  請問是哪邊發生問題

有哪邊的 option 需要開啟???
; e) j/ H, d  Q1 D( s* w1 ]6 h
4 b0 B/ \( V( ?9 U8 S& k
感謝

clarkhuang

目前本人的方法是 用新的lib 畫 layout   再去取代 舊的 layout
% n( x( h9 _% P! C  V) U

6 R6 f2 m- P* F% \( q  b當 l3 執行 eco的流程   不能托出mos的原因 很長發生   不知道是不是吃 edif 的關係

adp方式的話 目前沒反映出此問題    因為公司rd 作業習慣不同導致  會有兩種狀況發生..