|
答案還是沒有太大的差別
如題, 我可以再補充多一點:. Q( C, l, d/ P, W0 c% w* @8 j1 u( ], J
自己寫的話我還是建議: 1)長除法 (就是國小敎的那個除法數學) 2) Radix-4除法器' ?% V N% m& D7 G
3 D' d' p. p" L$ ], ]+ K& j0 u
在synsizable的code不可能故意寫很大的code等著用, 所以呢, 我這先提出二個方案
5 b, ?- F9 Y1 _# t1)3 c) l) a# i6 P4 I+ F$ @2 M& C
在verilog下有個東東叫'define
) V+ |+ M( I0 p$ q7 A- l/ l在vhdl中有個東東叫constant的
b3 t( y) X% Y4 T7 N, C. j4 M透過宣告來知道word legth& v7 ]# x0 |/ E3 a0 y. X4 Q* o# C3 S% \
一定可以的) @ o- n& g6 k& Z
' j/ A- U& G0 A5 K8 h. q! o, V2)& T k. q( ]- O/ `5 S
在使用這個自己寫的lib時用generic (vhdl)或parameter (verilog)傳入長度, 在code裡就可以判斷了+ g- O" a4 A, h
7 w. d7 @! \8 r! j. W) C ?9 n這時for跟while這些不常用的指令就很好用了, 而且一定可以合出真正的硬體的 |
評分
-
查看全部評分
|