Hspice如何模擬fully differential OPA

sereniva

請問雙端輸入、雙端輸出的OP Amp該怎麼模擬呢？
找了書來看，上面都只有單端的例子 = =
0 L0 R, R* ]9 y* d* y: o現在跑fully differential感覺問題非常多 @@

& P8 A/ ^) }9 f# I* C6 c我是跑folded cascode(輸入端為PMOS)  netlist po在下一樓
: X8 w% l) c; p2 ?/ R5 @
1.
首先，問題在於差動輸入端的描述
/ f( q" g7 k8 k7 D我是考慮VCM相同，然後再灌入差動小訊號

) x6 u/ _0 ~, s! O+ S& W- J*輸入端的描述
4 ^& t' \: a# Dvd 9 0 dc 0 ac 1
evd1 in1 8 9 0 0.5
- e( C7 x; J- z/ i) O- ]evd2 in2 8 9 0 -0.5
2 B  Z2 k: F3 n) x# o0 \vcm 8 0 dc 0
% k; @" i- v9 T8 g% B( A7 [: V
! O: K; L# Z( t0 d; k8 F
這樣寫的話就是dc偏壓為0v，in1端 交流 0.5v，in2端 交流 -0.5v
不知道這樣來描述差動對的輸入端是否是正確的？
% O# b0 Y# r, t
* ]/ D" g5 r1 h9 A. Y
( P8 ?2 W# N; E  s
5 l/ P- `: F8 E$ Y
2.求雙端輸出的gain

2 Z; @9 d$ ^! E% K*讀取輸出端的描述
$ a9 {) t2 ]2 E7 \. A% }7 r.print ac v(out1) v(out2) v(out1,out2)
3 y) q; m( |+ }.probe ac v(out1) v(out2) v(out1,out2)
.print ac vdb(out1) vdb(out2) vdb(out1,out2)
.probe ac vdb(out1) vdb(out2) vdb(out1,out2)
( h3 Y  b3 A/ D2 n+ m* Q
我看書上求gain都直接看v(out)，但是gain的定義不是 v(out)/v(in) 才對嗎？
; S* Q7 m) z0 N/ P9 A( {真是非常困惑
9 f5 r( Z" n/ N, ?! s+ C) e
還有我的電路明明是兩邊對稱的，但是out2端和out1端的電壓卻不是相同的值
這到底是為什麼阿？
2 t: C6 O4 O- y$ F(我去看執行.op後所得的小訊號參數，電路的兩端也是對稱的)
, b/ o. i5 h0 h7 T' J) I$ G" T+ O5 b(如果電路兩邊是對稱的，依照電子學差動觀念，應該gain只是差負號而已吧)
2 {) \7 F; F! i

再來就是想求CMRR，這應該先求得共模增益(Acm)吧？
這要怎麼求呢？
; J- I9 y. e) r8 _' o
( l! i+ {0 W7 ~5 {8 M
5 s6 S1 A3 G9 ^) ^$ m8 f, M6 v: K
3.輸出阻抗 與 輸入電容
  B2 j5 O6 m2 @+ C) \  O- ~請問輸出阻抗要怎麼求？
8 T- g4 D  y% Z: H6 i' o單端的時候直接下 .tf v(out) vin
% _" U; w/ c( N5 ~$ c6 z" i8 h但是雙端該怎麼寫？
; ]- X- D( e0 Y. F: y0 i3 `另外，如果我想看不同頻率下的輸出阻抗變化，又該怎麼下指令呢？

還有有辦法求得輸入電容嗎？(從input端看進來的等效電容)
因為我設計的是sensor readout電路
為了配合前一級，必須要讓輸入電容很小，才能讀得到sensor的值



9 r3 E) H2 U2 h/ J' v' L
& u8 I/ }# q4 w9 g5 \( B4.輸入共模範圍 與 輸出擺幅

3 `; \0 P! G# E; v這個問題在書上找不到
是不是要自己看.op所得到那些vgs,vgd,vt值
然後再按照電子學所說一層cascode用掉一個overdrive voltage，再去加加減減？
hspice有比較快的方法可以獲得這些資訊嗎？
, I+ J$ \9 D* W8 ^
7 J; W5 x# C8 ]3 D' z% G4 a

6 N+ P" R9 {/ {" h
# b; o) ]  E6 U) m以上問題
  f0 P- d& a/ w4 ?4 q$ o2 b5 D請您不吝賜教 感激不盡 <(_ _)>

sereniva

5.
最後想請問一個寫netlist的小問題
在網路上看到一些例子，特別把mos寫成並聯好幾個
2 R! b5 [% X; gmp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
這兩種寫法有什麼差別嗎？(模擬或layout上)
如果不用下面的寫法會有什麼缺點？
1 ?/ f/ D7 J. H, S% W+ W& C7 _

$ U$ E5 y2 p8 q+ |

% L( _0 [$ u8 H  P3 d附上小弟寫的folded cascode(輸入為PMOS) netlist:

! C# z: Q1 @! A8 J5 _7 wfolded
# z: |) k5 `% l6 C* ]9 [  W.global vdd vss
- U% t0 L% r5 j( H
" B$ g' F9 P& z6 x7 |1 _: A7 H: w& S.option acout=0
9 u) F$ E; P% G  V  g+ ?
. j/ y4 I7 O6 e) j.option post=2
, ~; [6 ]8 n4 S' m! k& [& {.option probe
% ~4 ^9 {2 x9 ^) w: f3 A) k8 D' @
$ @1 ~2 f+ }5 }.protect
0 ~6 W' I0 e& Z.lib ./rf018.l tt
0 u0 F2 `5 I4 ]5 l" v+ k: d.unprotect
6 I# K: N6 o0 T3 C9 a
mp1 1 in1   7 vdd pch l=0.35u w=30u
" e* i  I# X9 d7 G# m4 gmp2 2 in2   7 vdd pch l=0.35u w=30u
: U$ C* T2 H! B  ~9 P" a( b8 kmp3 5  5  vdd vdd pch l=0.35u w=15u
5 K% H) ^4 X, v: }mp4 6  5  vdd vdd pch l=0.35u w=15u
1 y/ O' e) t- \; Q8 A: `mp5 out2  out2  5 vdd pch l=0.35u w=20u
$ Q& n: Z1 ~: f1 dmp6 out1  out2  6 vdd pch l=0.35u w=20u
mp7 7 b1 vdd vdd pch l=0.35u w=50u
mn1 out2 b2 1 vss nch l=0.35u w=5u
1 w) j/ I' ]1 e% l2 ?mn2 out1 b2 2 vss nch l=0.35u w=5u
mn3 1 b3 vss vss nch l=0.35u w=25u
3 Z8 z' N% c  R* O+ nmn4 2 b3 vss vss nch l=0.35u w=25u

6 F7 N8 r9 h7 L5 ?+ `$ q: `/ G*輸入端的描述
4 i: C7 F6 O6 ivd 9 0 dc 0 ac 1
evd1 in1 8 9 0 0.5
( i( i6 g; S* R3 f1 K6 A7 @evd2 in2 8 9 0 -0.5
vcm 8 0 dc 0
' I0 z, \' i# E+ Avdd vdd 0 dc 3.3v
vss vss 0 dc -3.3v

& p4 [  d' C8 }vb1 b1 0 2.4
1 c( \, n3 `- N5 i2 i& K* tvb2 b2 0 -1.2
$ O- Z$ t( a6 u5 Q) i& a* Lvb3 b3 0 -2.4

.op
.ac dec 10 100 100g
4 v; \# M: N+ q% X5 \( x4 ~
; b* I( b% a8 A/ h*讀取輸出端的描述
* ~4 j" w) G5 G2 L.print ac v(out1) v(out2) v(out1,out2)
.probe ac v(out1) v(out2) v(out1,out2)
.print ac vdb(out1) vdb(out2) vdb(out1,out2)
" y9 T0 {5 s, h. J.probe ac vdb(out1) vdb(out2) vdb(out1,out2)

5 q; R2 a9 T+ I6 y( H% r* W8 i.end

semico_ljj

和单端输出的一样模拟!只是Gain是原来地一半而已

小美

GAIN是原來的一半？
可否請問一下這是什麼意思阿

rice019

Gain差兩倍
% j) x. o* a$ o  A. J( N. T: {因為是你實際上Gain是看VOP-VON
差兩倍gain實際上也才差6dB左右
) R' m' c2 X0 K# u# t所以都常都只看VOP/VIN大概是就是Gain大小

小緯仔

5.
7 B; i  e0 s2 K  a0 V+ R, M" Z6 b" u3 z最後想請問一個寫netlist的小問題
( S0 f4 u7 ~: A, q5 H0 u7 N' M8 K& B在網路上看到一些例子，特別把mos寫成並聯好幾個
mp1 1 in1   7 vdd pch l=0.35u w=30u
  m, J, X- I  E  i; N; m2 ?mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
8 M2 [  E$ t0 p2 W這兩種寫法有什麼差別嗎？(模擬或layout上)
! D9 Q6 U+ b1 F7 Q# A======================================
我絕得啦！雖然width感覺都相同
但是跑hspice時候可以看到他們應該在不同的pch裡
! @$ s, B) b/ v* B9 p$ ]例如...pch.1   pch.2 所以裡面有些參數就不一樣
6 W# R" ?1 {7 i( h: E& k1 b像是Vt~~或者mobility.....
: j9 I* `+ i# M% C6 Z在layout上~~直觀來看 用第二種方式他在Gate上的寄生電阻比較小
3 I8 H3 d; q) Z# F
以上是小弟的淺見...

deltachen

謝謝大大的分享~知識因分享而壯大！

arichpanda

我也有類似的問題說，放到現在一直不知道為什麼?
" Z3 [3 ]/ `- v/ \& o7 F希望能有高手大大來解答!!!

tekoman

mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
1 A: P* |* b. g" Q1 _) ^上面這兩個不同的地方是，MOS會操作在不同區域，在spice model可以看到，不同width和length，
* I! h6 U5 v2 O6 q可以劃分出許多操作區域，他的物理參數會不同。

s33421

再爬文 還好有看到大大有提早先問 得到答案了 謝謝!!

anita66

看到大大們這麼踴躍的回覆, 蠻多收穫的, 3Q~

semico_ljj

仿真单边电路就可以了！

angelwin

multiplier 一方面是由於參數設置時的問題，但更多的時候是考慮到後續匹配、寄生電阻的問題

bruan43

謝謝各位大大的分享~正好在研究類似的問題 ~ 感謝踴躍分享 !

semico_ljj

只要拿单边电路仿真就可以了！简单方便

king6288tw

1. 這樣共模+差模輸入的寫法沒有錯誤，電路是雙電源，共模設在中間點0V算合理。
2.小訊號輸入大小為 ac=1  所以gain=V(vout)/V(Vin) , Vin是1 所以省了 直接秀圖就可以知道增益。
, ?- @+ b+ \8 l5 }3.輸出電阻使用.tf 應該是直流訊號時的電阻。有沒有隨頻率變化這部分可能要看manual
& v3 Q4 T- w3 A  [; J4.Allen的書應該有。
, t1 N& K" ?" {- ?5.並聯與沒並聯影響到寄生電阻、寄生電容、layout時的mismatch，詳細可以看Razavi的書

hungda50310

收穫好大~~~
謝謝分享XD~~

anita66

問題蠻細的,程度應該不錯,但回答的還是有些令人不解,感謝大大無私分享,3Q~