|
Synplicity推出新版Synplify DSP ASIC軟體 . d% V# c, j# |; J; j4 p8 s
8 i+ Y3 d" |# m$ ^% g- C3 e2007/5/8 半導體設計與驗證軟體大廠Synplicity擴展其ESL軟體內容。延續Synplicity提供與製程無關的解決方案之策略,新版Synplify DSP ASIC軟體允許使用者在建置FPGA或ASIC元件時,從演算法層級的設計描述,自動開發出高品質RTL碼。
: J' _/ u% V' L$ {5 |6 ] p0 g; |, ?" O9 x M
Synplify DSP ASIC版本的獨特DSP合成最佳化功能,可自動建置演算法以提供設計者探測速度與面積取捨,所帶來面積與時序的顯著改善超過採用手動編碼的方法。使用過試用版產品的客戶,都體驗到超越傳統手動設計流程的諸多好處。
, b% F0 W) c1 U2 G w
, [- y/ c8 M3 R* i# g# i% FSynplicity資深行銷副總裁Andy Haines表示:「本公司的Synplify DSP軟體已在FPGA使用者之間獲得極大的成功,這些使用者體驗成效顯著的優異品質,而我們也渴望為ASIC的使用者帶來相同的功能。相信透過Synplify DSP ASIC版軟體所提供的優越性能和產能優勢,該工具將成為設計者由DSP功能實現到FPGA或ASIC硬體時的技術首選。」$ I: ]2 q3 C( C: A4 {
; w! n$ T$ |2 u9 D" S' Y4 n. {' O6 @Synplify DSP ASIC版的軟體能從模組自動建置最佳化架構於FPGA或ASIC元件。對開發ASICs的團隊來說,結合Synplify DSP ASIC版本與Synplicity的ASIC驗證套裝產品,讓使用者在高速運轉的FPGAs下,能夠很快地驗證ASIC設計。以FPGAs驗證ASIC原型設計,FPGA在的高速運轉下(一般指超過100MHz)更複雜的交互演算,使功能性錯誤可以更迅速地被偵測到。
! w. W/ I- s+ D' m/ t2 \, I4 @" r' R3 u
該軟體也支援新思科技(Synopsys)、益華電腦(Cadence)以及ASIC記憶體智財的供應商等的第三方邏輯合成設計流程。Synplify DSP ASIC提供使用者完全整合標準ASIC設計流程的解決方案。 |
|