|
台積電設計建構行銷處資深處長Suk Lee 表示:「藉由創新來實現最佳的新製程技術,一直是台積電與新思科技長期合作的重點。而為了因應3D電晶體的複雜性(complexity),我們提前布局並擴大與新思科技的合作,以發揮FinFET技術的價值。有了通過台積電認證設計自動化工具,雙方的客戶便可充分利用FinFET技術。」
2 p/ p7 h3 I4 }$ r' E. }4 }2 U) m3 _4 F' ^* }) Z# E, D" X8 o X+ w
新思科技設計事業群產品行銷副總裁Bijan Kiani表示:「針對N16 FinFET製程開發的Galaxy設計平台V1.0認證是台積電與新思科技在創新技術上合作的成果。我們與台積電以及許多共同客戶一起合作,開發出完整、有效率以及經過驗證的流程(flow),讓設計人員能充分利用FinFET技術,開發出最先進的設計。」
% D% K$ U2 O7 R, A
0 Q; |2 c4 H: ~$ W, C( E: T u關於台積電N16 V1.0認證解決方案
. w, G6 L& j( P; q1 l% |6 s' T
( X( s1 z9 x4 m新思科技Galaxy™設計平台提供支援台積電16奈米FinFET製程的工具與方法論,包括:
. \+ |3 D& Y8 G, `# I1 h$ p9 q, u$ T& X8 ~' G
· IC Compiler:先進技術支援16奈米FinFET量化規則(quantized rule)、FinFET格線置放規則(grid rule)以及先進的優化方法論,包括PBA與 GBA時序關聯及低電壓保持時間(hold time)校正,以達最佳效能、功耗及面積。
- a! s4 v3 R* w5 @
6 x: \! _' O! g· IC Validator:利用DRC及DPT規則檢查(rule compliance check),檢驗FinFET參數,包括邊界(fin boundary)規則和expanding dummy cells。6 a" o. Y: \$ E0 ~ j+ y
* E; i+ U% c& p* k" h4 ^9 B
· PrimeTime:先進波形傳播(waveform-propagation)的延遲計算(delay calculation),提供FinFET製程所需的絕佳STA簽核(signoff)正確性。1 ^8 R \$ |( r" ~. X3 [! J# l
8 D/ F3 w1 n6 [! X/ }0 O9 G8 U· StarRC:首創使用FinFET「實際剖繪資訊(real profile)」,為正確的電晶體層級(transistor-level)分析,提供最準確的MEOL(middle-end-of-line) 寄生元件參數擷取(parasitic extraction)。
( o/ p3 B. J: e& _& Y p
) b) p3 C5 P. Y: s3 L· HSPICE、 CustomSim 和FineSim:針對最新FinFET設計進行的FinFET裝置建模(device modeling)及精確電路模擬。此外,CustomSim具備新的電子遷移效應(electromigration)和IR電壓降(IR-drop)分析。" a4 P; h5 M/ O! }7 Q% p; ]
+ A& r+ N- v1 l
· Laker:支援複雜的FinFET鄰接規則(abutment rules)、雙重曝光(double-patterning)、MEOL中段層和其他先進節點的設計要求。 |
|