|
S2C S4 TAI Verification Module提供了三種使用方式:Verification Mode(驗證模式)、Debug Mode(調試模式)及Logic Mode(邏輯模式)。驗證模式使用SCE-MI或定制的C-API通過一條 x4-lane PCIe Gen2通道實現海量資料和PC之間的傳輸。在調試模式中,S4 TAI Verification Module通過使用Altera SignalTap且同時保持用戶的RTL名從而實現了多個FPGA的同步調試。在邏輯模式中,使用者能原型化一個設計,其容量能達到3.6M門。 Verification Module中所有的調試和驗證設置都在TAI Player Pro™中完成。* L6 S# z( t) _! o+ }3 K+ ^4 C# U
( ~2 [7 A" g' p. I/ `3 |6 X
驗證模式利用TAI Verification Module的高速PCIe Gen2介面將大量驗證資料在PC和TAI Logic Module之間進行雙向快速地傳輸。該模式能將原型系統和模擬器直接連接進行同步模擬。
k% X7 J; M+ ]1 F2 ^- ~ A/ l
4 l. v9 Z9 }( L9 D# O( Q調試模式則利用了使用者現有的Altera SignalTap調試環境。TAI Verification Module從TAI Logic Module中的多個FPGA獲取使用者定義的信號通過JTAG介面與SignalTap連接。& n% g, i; N$ V, x
4 j5 d" C* Q' B" n3 d6 d& E在邏輯模式中S4 TAI Verification Module能作為小規模的SoC或ASIC設計高達3.6M門容量的單個原型使用。S4 TAI Verification Module能配置在AlteraStratix IV 180或360 GX FPGA上,並且在4個 LM連接器上共有480個外部I/O,x4 PCIe Gen2介面和2對SMA介面的千兆比特收發器。 |
|