Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 5286|回復: 7
打印 上一主題 下一主題

[問題求助] 請教VHDL

[複製鏈接]
跳轉到指定樓層
1#
發表於 2008-2-1 06:51:17 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
當我宣告如下:4 e4 v( Q/ |6 _
A : in :std_logic_vector( 7 downto 0);3 B* V' c: Q, E# d0 r0 d, \
請問為何只有需要一隻腳就可以代表8 bits,可是我們實際用的IC都是8條資料線,我有點混淆,能否請教大家,指點一下,感激!
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2008-2-1 08:59:17 | 只看該作者
這應該最基本的訊號宣告格式, 其實它宣告出來是個array,
7 K' c0 Z  Y8 H7 }" e' m( 7 downto 0); 共 8 個 bits
3#
發表於 2008-2-4 08:56:08 | 只看該作者

那是8條線,

那是8條線的 bus. 只是用了一個名字.
4#
發表於 2008-2-4 09:39:19 | 只看該作者

回復 1# 的帖子

那是Array或Vector的宣告方式吧
9 d# `* f# P# T像Verilog 你也可以寫成, e& d' F9 q- b5 w, u5 t5 b
Input   [0:7]  In;
# k2 @9 Y3 ?4 Z2 U9 k的道理是一樣的
5#
 樓主| 發表於 2008-2-5 16:13:57 | 只看該作者

請教VHDL

原來如此,感謝各方的意見與指教,另外小弟再請教個問題
- g+ g* j- F8 x! v& S) U% n* C; s% d) R1 I2 F& B- H8 W4 Q6 L
http://www.xilinx.com/products/boards/s3_sk_promo.htm- \9 j3 D3 k' L# i! p

# c; q+ f1 ~2 {; r5 b這個網頁上的tool kit哪種比較適合買來自己用?1 H7 q0 f9 B1 a$ Y/ d. x+ }
/ w/ V' y/ f8 q7 G' @2 X, y
Sparten 3 跟 Sparten 3E的差異有哪位知道的呢?
. r2 w8 @: G, a3 d8 k* R8 i3 `4 U+ G6 s& J$ y
我想買一個適合自己練功且又便宜的ASIC tool kit,希望日後也可以支援個人所設計的DSP處理器的燒錄
5 @# d. G" l" y/ E3 z1 E# w, d- [8 z3 ^6 Y; @2 N1 K4 j
懇請大家給我點意見,xilinx的產品線好多,讓我實在是有點眼花撩亂呀...
6#
發表於 2008-10-24 09:36:40 | 只看該作者
"A" is the name of bus, it is not line
7#
發表於 2009-6-8 17:30:47 | 只看該作者
其實我認為用哪一種工具都差不多
2 ]8 a- K" T- C1 u7 J% X* t最重要的是看你的需求
$ r' \3 \5 C- D5 [  {- \# _4 [若你的需求是純練功, I- C  _- a# k1 S9 T$ x7 k' y/ x  s
個人認為用到xilinx太高檔的....
' W% u! N2 Y% @; v3 i% K. D' j你可以考慮用altera的會比較便宜
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-17 09:53 PM , Processed in 0.123516 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表