請問xc2v4000+(FPGA)

tommywgt

我只能說這份教材有經過好多人repeat過, 按步就班的做都可以完成的
6 ^9 V3 e8 W" K& O" s至於tool的版本我就不敢打包票了....以上...Orz

happpyend

?????????
) b& N& X+ M% \  M( G
笑什麼?
: [+ S4 j/ Z' h$ R9 w2 ~
) |, {1 }0 `% H2 U- _0 X我答非所問了嗎??

masonchung

你找到原創了,就是醬子~~~

tommywgt

噓...噓...不承認...哈

sieg70

(1)
5 c% W( q! Y, d( B  ZERROR: Error in board description file (step device/TAP)
" K8 p$ B' J$ |3 Z3 e% u/ n
指你的board file .brd寫錯了, 無法對映到硬體實際JTAG scan chain架構
$ J# v# n3 Q- f0 k- @4 u% o
  P3 U, h8 X9 V( m7 l; l  N# F(2)
7 G8 Z. t0 P, N) S# h6 J利用procards utility燒image到JATG與memory mapping無關

(3)
4.3 Configuring the FPGA from flash的資料是利用switch S2來決定兩件事
! E' q4 t. D5 U+ ra. boot時FPGA從PROM中load那一塊image
% C* I$ u( J1 |* j9 pb. FPGA在memory中的address配置

(4)
7 J/ o+ q* R  {* N' M7 bStep3TAP = 後面填的是這個scan chain中, 現在所看的device所對應的TAP controller編號
Procards utility的pdf多kk就懂了
7 G1 i- F4 B% f8 z
(5) FPGA start clock設定是利用ISE在implement出FPGA image的一項設定, default是cclk
當你產生的image是要直接寫進FPGA中的configuration sram中的話, 設為JTAG, 因為現在是透過multi-ice/realview-ice的JTAG clock作為寫入動作的clock參考.
當你產生的image是先寫到PROM中, 在開機時才由FPGA去PROM中抓時, 設為CCLK, 因為這時從PROM
/ `. G+ X! p+ e" R' p& w中抓, 不論是Master serial或Slave serial機制, 都會用系統中的clock作寫入的依據

(6)
你的癥結點在於brd file寫錯了, 另外, 有些基本功看來欠缺的有點嚴重, 建議你基本功先練好.
* q: V% ?6 H1 L3 H& I$ t, a
& Y  ~) ^: y+ C1 g. Qboard file的寫法去找有到cic上過MP-SoC Prototyping and Verification的同學借講義看, 裡面有寫到