|
本帖最後由 sieg70 於 2015-4-9 04:42 PM 編輯 ! {2 u. a1 Y5 ~
' p% l; e1 N5 D你的經歷只能說是數位ic設計中的一環 (prototyping). ( }( ^+ O: D3 Y# j! w/ u* \/ |
/ v1 z+ m9 q9 l! Y) y+ q
數位ic設計, 以學理上大致分 design entry , synthesis, PAR 這幾個過程
7 b! u" ^6 o5 V其中每個環節都有不同公司的產品可以選用, 比如 synthesis 這環就有synopsys的 design compiler 跟 cadence的RTL compiler
* e& _# |+ F+ R2 `) B5 w( n還有在各環節間還有驗證的問題, 從simulator到更完整的 prototyping, 也有不同的公司在做.4 F3 a' q/ z x3 c; E/ ]7 S4 E: j7 J' E9 D
所以, 只要是做ic設計的, 一定都會組合出一條 完整的 tool chain, 從最前面的 design entry到最後面的 PAR, validation, 都會選好 tools, 這就是所謂的 DESIGN FLOW.(有錢的公司就會買比較powerful (貴森森)的工具, design flow也會更完整, 沒錢的公司買的工具就比較陽春, 就要靠員工的肝來補...噁, 我不小心講出來了...)- }, C: E7 {. T' w0 U! l. C
設計會成為一個流程, 你要一步一步走, 這其中又會牽涉到管理, 工具程式 (都是為了降低成本與開發時間, 及提升效率) 以避免投片後生產出來會哭哭....
: c# I$ n/ h! E( K1 n+ i& L6 L& ?4 g; p& b/ g1 i: |
而根據你所說的部份, 是最後面validation過程中, 大都會採FPGA protyping的方式來確定所設計的電路功能是否work, 來決定是否再往下走 (看要不要下線)
R* l8 o2 P& t" y. P# E; A$ p) _$ {
若要更清楚的話, 請到CIC去上課, 投資一下自己.3 l+ c' ] a( _+ ^+ l7 R; I
( J4 k9 c/ r y4 v' m8 Q
0 E) M6 {$ N& {* A3 U; n( k: o$ o
7 k8 Q8 M$ t" ~8 Z4 \" u& B$ i \3 c' ~) {, S& J
6 s$ c$ f: k: X8 E# X- L) M2 I* \5 h$ A6 O y. q1 e% @
|
|