leakage current

hyseresis

請問各位前輩高手:
MOS leakage current 該如何解釋會比較恰當?

海之子

好像是在源漏和衬底之间有一个反偏的二极管，漏电流主要是这个反偏二极管的方向电流，通过这个二极管电流从衬底流出来。还有DIBL电流，栅的泄露电流，GIDL电流等等，还有硅化物做的不好也会引起比较大的漏电流，一般来说，DIBL和栅的泄露电流对整个CMOS器件的漏电流贡献比较大。理想状态下cmos应该没有功耗的，但有了这个导通电流，就自然有了瞬态功耗了。漏电流是件在设计中要认真考虑的事情

markb

主要有分
# p4 a+ g) l; ^1.次臨界漏電流（sub-threshold leakage）
2.閘極漏電流(gate leakage)
: r- A6 M  ?$ S& R* D0 |3.逆偏壓結（ reverse biasedjunction）Band-to-Band Tunneling（BTBT）漏電流
( R6 L/ h7 ?7 C+ ?, c' }給你參考看看

andyfan66

漏電有好多種，最簡單的理解就是世界上不存在無窮大的電阻，所以有電壓的時候就一定有電流，只是電流很小而已，這個就是漏電了。
: Y4 C! p7 k. L" @% Y9 E
- x& |" O) [5 ~6 |9 e- ~, CMOS中的漏電有幾種情況，亞閾值的溝道漏電，DRAIN端的PN反向漏電，柵氧的隧穿漏電，GIDL漏電。最重要的就是亞閾值的溝道漏電。

3 k: e! Q7 ]9 E0 F6 s( V! M% t哪這個亞閾值的溝道漏電，可以這樣理解的。當MOS管開啟的時候，溝道就像一個電阻，把兩端連了起來。當他閉合的時候，柵下沒有反型的溝道形成，就沒有一個低租的狀態把ds鏈接起來，這個時候整個MOS管的結構可以看成是一個NPN或者PNP的bipolar，哪由于有電壓的施加，就會有漏電產生，而且由于NPN或者PNP的電流大小，和基區的寬度是十分相關的，所以溝道越短，漏電就越大

alex9999

一般情形下, 希望電晶體截止(cut-off)時, 沒有電流產生,
( n# ?4 X* P- {但實際上, 卻會有微量的電流出現,
此電流就叫sub-threshold current 或 leakage

hyseresis

這我知道..我是想知道要如何解釋漏電流
leakage current=漏電流

frankepin

一般leakage current都稱為漏電流