|
PLL的設計者應該會給一份floor plan吧( [( m$ |$ q# d
如果連原設計者都不知道該怎麼擺放各個block的位置,那就有點不盡責: i. m* s, l2 C J7 G
9 ?$ v8 L5 a M1 P9 I, ^% S給你幾點我以前交給layout的PLL的擺放位置7 n3 k5 m* I9 _
首先,PLL電路中最大面積的是Low-Pass Filter(LPF),我的作法都是放在PLL的最下邊,同時,我會先計算MOS-C的size與要畫的面積為何
" R0 V0 \9 R7 h& h$ H5 ~而整個PLL會以LPF的最大X軸作為邊界,然後往上畫PLL其他block2 V% w' r O2 y v8 P
接下來,則是Charge Pump Circuit,會放在LPF的上邊同時緊靠在最左邊的位置,這個電路並不大,同時也是analog block,所以,畫完後要作ring圍在外圈,並且,這個電路通常會設計成differential circuit,所以要特別注意matching,並且留意wire的連接
% v3 u& A( g' }" ]# i) u再來則是Phase-Frequency dector(PFD)和pre-divider,這個電路是數位電路,不過,因為PFD中有些電路是要消除dead-zone現象的,故而有些元件的path要特別留意matching,而這點,要看設計者是用那一種PFD電路,若沒有特別交待,那layout人員是不會特別留心的...! @4 w. K, a5 D, M9 E) B& V
% F) r1 ~ n3 L6 O. r0 J
|
評分
-
查看全部評分
|