|
發表於 2007-10-7 22:39:05
|
顯示全部樓層
PLL的設計者應該會給一份floor plan吧
; O3 P& P9 V/ w, x9 ]$ ~0 q如果連原設計者都不知道該怎麼擺放各個block的位置,那就有點不盡責0 |) h g2 _& J# s3 a- b
2 q8 A J/ y$ m給你幾點我以前交給layout的PLL的擺放位置
( K* O& G) }7 a1 S8 Y# L首先,PLL電路中最大面積的是Low-Pass Filter(LPF),我的作法都是放在PLL的最下邊,同時,我會先計算MOS-C的size與要畫的面積為何. C/ b$ M+ W7 s0 l* z$ x8 k
而整個PLL會以LPF的最大X軸作為邊界,然後往上畫PLL其他block
! ` }0 R4 c5 n) I+ [- b接下來,則是Charge Pump Circuit,會放在LPF的上邊同時緊靠在最左邊的位置,這個電路並不大,同時也是analog block,所以,畫完後要作ring圍在外圈,並且,這個電路通常會設計成differential circuit,所以要特別注意matching,並且留意wire的連接) R- E! S9 W2 Q: T
再來則是Phase-Frequency dector(PFD)和pre-divider,這個電路是數位電路,不過,因為PFD中有些電路是要消除dead-zone現象的,故而有些元件的path要特別留意matching,而這點,要看設計者是用那一種PFD電路,若沒有特別交待,那layout人員是不會特別留心的...
% v! b% G& |1 Y" S7 p1 m) Y, \& l
" ~6 l/ k, ~, u$ N. n O |
評分
-
查看全部評分
|