|
PLL的設計者應該會給一份floor plan吧. b6 x# _1 e) _# u I* N/ @
如果連原設計者都不知道該怎麼擺放各個block的位置,那就有點不盡責
+ B8 q5 r" h' z2 f, n
, I' |- N- ]" N; T8 D給你幾點我以前交給layout的PLL的擺放位置! z3 w4 e" n5 m! }
首先,PLL電路中最大面積的是Low-Pass Filter(LPF),我的作法都是放在PLL的最下邊,同時,我會先計算MOS-C的size與要畫的面積為何
$ }, P0 J& D: `而整個PLL會以LPF的最大X軸作為邊界,然後往上畫PLL其他block
$ Q: |, {4 V$ w接下來,則是Charge Pump Circuit,會放在LPF的上邊同時緊靠在最左邊的位置,這個電路並不大,同時也是analog block,所以,畫完後要作ring圍在外圈,並且,這個電路通常會設計成differential circuit,所以要特別注意matching,並且留意wire的連接
5 c7 u6 \# M) e$ o6 ^) x再來則是Phase-Frequency dector(PFD)和pre-divider,這個電路是數位電路,不過,因為PFD中有些電路是要消除dead-zone現象的,故而有些元件的path要特別留意matching,而這點,要看設計者是用那一種PFD電路,若沒有特別交待,那layout人員是不會特別留心的...
9 G* _1 @) K' Y; }: e3 E) R- x. L
|
評分
-
查看全部評分
|