|
PLL的設計者應該會給一份floor plan吧
# h1 r& h" `4 I/ H; Y# S; s! L如果連原設計者都不知道該怎麼擺放各個block的位置,那就有點不盡責4 f# q+ F- a( q" a. X
/ M$ o, q: D& V8 E! E( b& n, s6 ]給你幾點我以前交給layout的PLL的擺放位置0 y: f; @$ Y0 x
首先,PLL電路中最大面積的是Low-Pass Filter(LPF),我的作法都是放在PLL的最下邊,同時,我會先計算MOS-C的size與要畫的面積為何
' D' @( J- G% v. X( M2 `而整個PLL會以LPF的最大X軸作為邊界,然後往上畫PLL其他block
. L' [7 @' |$ z8 `) L- y接下來,則是Charge Pump Circuit,會放在LPF的上邊同時緊靠在最左邊的位置,這個電路並不大,同時也是analog block,所以,畫完後要作ring圍在外圈,並且,這個電路通常會設計成differential circuit,所以要特別注意matching,並且留意wire的連接
1 }- c( k2 R; N9 @. ^3 d' Q* F再來則是Phase-Frequency dector(PFD)和pre-divider,這個電路是數位電路,不過,因為PFD中有些電路是要消除dead-zone現象的,故而有些元件的path要特別留意matching,而這點,要看設計者是用那一種PFD電路,若沒有特別交待,那layout人員是不會特別留心的...( O1 T3 |. _; r# |' @% i% Y3 C0 e
- c" \ t* [! s ~1 s% i |
評分
-
查看全部評分
|