|
PLL的設計者應該會給一份floor plan吧+ k0 b3 u; W, R( ?. }6 e
如果連原設計者都不知道該怎麼擺放各個block的位置,那就有點不盡責
+ J: m9 U$ I6 r+ l# j
& d5 N% _- H l9 G) V5 x! T) i給你幾點我以前交給layout的PLL的擺放位置0 Y1 ]3 o2 X2 {8 T5 m7 y) [) c: O
首先,PLL電路中最大面積的是Low-Pass Filter(LPF),我的作法都是放在PLL的最下邊,同時,我會先計算MOS-C的size與要畫的面積為何2 {, z$ P- }& Q0 Z- P- R3 r1 }2 J
而整個PLL會以LPF的最大X軸作為邊界,然後往上畫PLL其他block
Q* [3 i- m& _0 q! {8 X, ]接下來,則是Charge Pump Circuit,會放在LPF的上邊同時緊靠在最左邊的位置,這個電路並不大,同時也是analog block,所以,畫完後要作ring圍在外圈,並且,這個電路通常會設計成differential circuit,所以要特別注意matching,並且留意wire的連接) U/ _1 ]/ H; C5 a( ]/ M. _
再來則是Phase-Frequency dector(PFD)和pre-divider,這個電路是數位電路,不過,因為PFD中有些電路是要消除dead-zone現象的,故而有些元件的path要特別留意matching,而這點,要看設計者是用那一種PFD電路,若沒有特別交待,那layout人員是不會特別留心的..." N( T" t) y$ p" `5 v2 E: B4 L
) y( C% d: g8 Q( l% u: m+ c, c
|
評分
-
查看全部評分
|