|
PLL的設計者應該會給一份floor plan吧, l8 I/ m( m/ p' R: m
如果連原設計者都不知道該怎麼擺放各個block的位置,那就有點不盡責
/ J- W; Q0 q' p# g% H0 X$ A& c
, K8 G+ r7 R1 }. B; c: ~3 l4 h給你幾點我以前交給layout的PLL的擺放位置2 I8 ^$ D* y) Y9 Z w2 `$ `1 @: I
首先,PLL電路中最大面積的是Low-Pass Filter(LPF),我的作法都是放在PLL的最下邊,同時,我會先計算MOS-C的size與要畫的面積為何
- V4 z+ m+ N: w5 |而整個PLL會以LPF的最大X軸作為邊界,然後往上畫PLL其他block' }4 a# c1 ~# o6 q+ T1 G/ [
接下來,則是Charge Pump Circuit,會放在LPF的上邊同時緊靠在最左邊的位置,這個電路並不大,同時也是analog block,所以,畫完後要作ring圍在外圈,並且,這個電路通常會設計成differential circuit,所以要特別注意matching,並且留意wire的連接5 d$ s, u& [: c {8 K
再來則是Phase-Frequency dector(PFD)和pre-divider,這個電路是數位電路,不過,因為PFD中有些電路是要消除dead-zone現象的,故而有些元件的path要特別留意matching,而這點,要看設計者是用那一種PFD電路,若沒有特別交待,那layout人員是不會特別留心的...1 [3 y5 I/ e* `4 Y j. ^
, W+ X& t/ J P; d, m# R |
評分
-
查看全部評分
|