|
PLL的設計者應該會給一份floor plan吧
) ^ x2 f# H4 C6 t8 G4 H+ F5 J如果連原設計者都不知道該怎麼擺放各個block的位置,那就有點不盡責5 K5 |3 T7 m0 `* b4 K' Z9 n6 L
" L' M# E1 \; `) y9 c
給你幾點我以前交給layout的PLL的擺放位置1 ?. b& `# [( l6 y
首先,PLL電路中最大面積的是Low-Pass Filter(LPF),我的作法都是放在PLL的最下邊,同時,我會先計算MOS-C的size與要畫的面積為何
. [' _7 C, O; z+ O而整個PLL會以LPF的最大X軸作為邊界,然後往上畫PLL其他block
: M8 H1 b& a) i' I接下來,則是Charge Pump Circuit,會放在LPF的上邊同時緊靠在最左邊的位置,這個電路並不大,同時也是analog block,所以,畫完後要作ring圍在外圈,並且,這個電路通常會設計成differential circuit,所以要特別注意matching,並且留意wire的連接. G3 [3 X3 l* e, @# ^
再來則是Phase-Frequency dector(PFD)和pre-divider,這個電路是數位電路,不過,因為PFD中有些電路是要消除dead-zone現象的,故而有些元件的path要特別留意matching,而這點,要看設計者是用那一種PFD電路,若沒有特別交待,那layout人員是不會特別留心的...- v& ^5 C0 q1 R9 m% C8 h' Z
) E1 l: o% z" n5 d |
評分
-
查看全部評分
|