|
PLL的設計者應該會給一份floor plan吧
2 n$ a( Y8 [' Y1 X- J如果連原設計者都不知道該怎麼擺放各個block的位置,那就有點不盡責2 [6 o; [/ A" [. v3 [" v/ k" G
0 Z1 P3 @# a. }7 P! o1 T2 p
給你幾點我以前交給layout的PLL的擺放位置
7 d* [3 O5 d6 F1 C4 t) v8 G! |2 y3 `/ L首先,PLL電路中最大面積的是Low-Pass Filter(LPF),我的作法都是放在PLL的最下邊,同時,我會先計算MOS-C的size與要畫的面積為何
# n1 W/ W4 h- l8 [5 W6 q/ q而整個PLL會以LPF的最大X軸作為邊界,然後往上畫PLL其他block
! H$ E V6 d" i* h( ]接下來,則是Charge Pump Circuit,會放在LPF的上邊同時緊靠在最左邊的位置,這個電路並不大,同時也是analog block,所以,畫完後要作ring圍在外圈,並且,這個電路通常會設計成differential circuit,所以要特別注意matching,並且留意wire的連接
& I, a3 [9 F4 l2 D" ?4 C4 Y4 Y再來則是Phase-Frequency dector(PFD)和pre-divider,這個電路是數位電路,不過,因為PFD中有些電路是要消除dead-zone現象的,故而有些元件的path要特別留意matching,而這點,要看設計者是用那一種PFD電路,若沒有特別交待,那layout人員是不會特別留心的...
7 r! A I, g3 U& v9 m) k9 ~' f, j" p9 W2 @# |9 I: G
|
評分
-
查看全部評分
|