|
PLL的設計者應該會給一份floor plan吧
8 A0 f% E. @0 o如果連原設計者都不知道該怎麼擺放各個block的位置,那就有點不盡責
' l6 l3 {( r. F0 M1 s5 A: q3 n( K8 q L+ q! H. q
給你幾點我以前交給layout的PLL的擺放位置! q% Q2 B& I% p( z
首先,PLL電路中最大面積的是Low-Pass Filter(LPF),我的作法都是放在PLL的最下邊,同時,我會先計算MOS-C的size與要畫的面積為何
. f2 s# D4 K5 A: R8 ^/ {5 K- f而整個PLL會以LPF的最大X軸作為邊界,然後往上畫PLL其他block
* A: k( N% V; ^2 V* F- i接下來,則是Charge Pump Circuit,會放在LPF的上邊同時緊靠在最左邊的位置,這個電路並不大,同時也是analog block,所以,畫完後要作ring圍在外圈,並且,這個電路通常會設計成differential circuit,所以要特別注意matching,並且留意wire的連接0 s! i! e$ E$ Q L6 E0 w) F
再來則是Phase-Frequency dector(PFD)和pre-divider,這個電路是數位電路,不過,因為PFD中有些電路是要消除dead-zone現象的,故而有些元件的path要特別留意matching,而這點,要看設計者是用那一種PFD電路,若沒有特別交待,那layout人員是不會特別留心的...2 A9 z- Z9 C* A
+ N1 H2 U! g5 t4 ?
|
評分
-
查看全部評分
|